点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - Verilog讨论组精彩内容摘录(三)
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
Verilog讨论组精彩内容摘录(三)
问题一: 在下才疏学浅,一直在用Lattice的ispLSI,搞了一些小应用,看到各位都在谈论XILINX和ALTERA,本人没有机会尝试,究竟哪一种比较好,请高人不吝赐教。回答一: Lattice 的ispLSI我毕业设计时用过一枚,感觉其在系统编程是十分方便的,但熔丝图的生成好象要ispexper这一专门软件,他支持原理图输入和VHDL输入等,十分方便且0具有逻辑与时序仿真,其烧录速度(根据熔丝图大小)相当快,一般几秒钟就行了。回答二: 1、首先可编程器件从结构上分为CPLD和FPGA
所属分类:
其它
发布日期:2020-12-10
文件大小:67584
提供者:
weixin_38606294
Verilog讨论组精彩内容摘录(二)
问题: 是不是用FPGA EXPRESS能编译标准的Verilog HDL语言写的程序,再生成EDIF文件交给MAX+PLUS处理?具体如何操作?回答一: 好像MAX+PLUS也能编辑Verilog HDL语言写的程序,具体做法从文本编辑窗口输入程序,编译即可.回答二: 还是推荐大家用Synplify做综合吧,对语法的要求不严格,软件也不大。连Altera和Xilinx的人都推荐我用。回答三: Synplify 在综合方面好一些,但maxplus II 的功能更全面些,我觉得.回答四:
所属分类:
其它
发布日期:2020-12-10
文件大小:33792
提供者:
weixin_38651786