注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA/PLD中的Verilog HDL数据类型

  2. 4.5 数据类型Verilog HDL 主要包括两种数据类型线网类型(net type) 和寄存器类型（reg type ）。4.5.1 线网类型1. wire 和 tri 定义线网类型主要有wire 和tri 两种。线网类型用于对结构化器件之间的物理连线的建模。如器件的管脚，内部器件如与门的输出等。以上面的加法器为例，输入信号A，B是由外部器件所驱动，异或门X1的输出S1是与异或门X2输入脚相连的物理连接线，它由异或门X1所驱动。 由于线网类型代表的是物理连接线，因此它不存贮逻辑值。必须由器件

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：48128
    • 提供者：weixin_38659311

  1. EDA/PLD中的Verilog HDL 结构建模--模块端口

  2. 模块的端口可以是输入端口、输出端口或双向端口。缺省的端口类型为线网类型（即wire 类型）。输出或输入输出端口能够被重新声明为reg 型。无论是在线网说明还是寄存器说明中，线网或寄存器必须与端口说明中指定的长度相同。下面是一些端口说明实例。 module Micro (PC, Instr, NextAddr );/ / 端口说明input [3:1] PC;output [1:8] Instr;inout [16:1] NextAddr; / /重新说明端口类型：wire [16:1] Next

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：27648
    • 提供者：weixin_38746166

  1. Verilog HDL中reg寄存器类型

  2. 寄存器数据类型reg是最常见的数据类型。reg类型使用保留字reg加以说明，形式如下：reg [ msb: lsb] reg1, reg2, . . . regN;msb和lsb 定义了范围，并且均为常数值表达式。范围定义是可选的；如果没有定义范围，缺省值为1位寄存器。例如：reg [3:0] Sat; //Sat为4 位寄存器。reg Cnt; //1位寄存器。reg [1:32] Kisp, Pisp, Lisp;寄存器可以取任意长度。寄存器中的值通常被解释为无符号数, 例如：reg [1:

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：24576
    • 提供者：weixin_38562626

  1. EDA/PLD中的Verilog HDL行为描述方式

  2. 设计的行为功能使用下述过程语句结构描述：　　1) initial语句：此语句只执行一次。　　2) always语句：此语句总是循环执行, 或者说此语句重复执行。　　只有寄存器类型数据能够在这两种语句中被赋值。寄存器类型数据在被赋新值前保持原有值不变。所有的初始化语句和always语句在0时刻并发执行。　　下例为always语句对1位全加器电路建模的示例。module FA_Seq (A, B, Cin, Sum, Cout);input A, B, Cin;output Sum, Cout;re

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：47104
    • 提供者：weixin_38746926

  1. EDA/PLD中的Verilog HDL混合设计描述方式

  2. 在模块中，结构的和行为的结构可以自由混合。也就是说，模块描述中可以包含实例化的门、模块实例化语句、连续赋值语句以及always语句和initial语句的混合。它们之间可以相互包含。来自always语句和initial语句（切记只有寄存器类型数据可以在这两种语句中赋值）的值能够驱动门或开关，而来自于门或连续赋值语句（只能驱动线网）的值能够反过来用于触发always语句和initial语句。　　下面是混合设计方式的1位全加器实例。module FA_Mix (A, B, Cin, Sum, Cout

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：29696
    • 提供者：weixin_38652196

  1. EDA/PLD中的Verilog HDL寄存器类型表示

  2. 有5种不同的寄存器类型。* reg* integer* time* real* realtime1. reg寄存器类型　　寄存器数据类型reg是最常见的数据类型。reg类型使用保留字reg加以说明，形式如下：reg [ msb: lsb] reg1, reg2, . . . regN;msb和lsb 定义了范围，并且均为常数值表达式。范围定义是可选的；如果没有定义范围，缺省值为1位寄存器。例如：reg [3:0] Sat; //Sat为4 位寄存器。reg Cnt; //1位寄存器。reg [1

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：63488
    • 提供者：weixin_38593644