基于Verilog HDL的MIPS-CPU简易实现 本项目为《 WHU-计算组成原理实验设计课程》作业 目录 src 代码编译及仿真在本项目中主要使用ModelSim，本配置了对应的工程文件。 汇编 用于存放已测试CPU的汇编代码，可以使用 （已配套在目录中）将其编译为机器码或进行模拟。 裁判 用于存放相关的引用资料，某些课程所发课件，工具等。 工具 用于存放所使用到的相关工具。