注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的正弦波发生器

  2. 基于FPGA的正弦波发生器，使用xilinx的xc3s500e，参赛用板 软件用ise就可以

  3. 所属分类：硬件开发

    • 发布日期：2010-08-21
    • 文件大小：205824
    • 提供者：awpxiao456

  1. spartan-3e FPGA Family的完整数据手册

  2. 该文档是关于spartan-3e FPGA系列芯片的完整数据手册

  3. 所属分类：硬件开发

    • 发布日期：2011-05-06
    • 文件大小：1048576
    • 提供者：xujie19890317

  1. EXCD-1开发板资料

  2. 针对xc3s500e设计的开发板，是中文数据手册，便于学习及开发。

  3. 所属分类：硬件开发

    • 发布日期：2011-05-17
    • 文件大小：782336
    • 提供者：fpga_12

  1. 计数器程序

  2. Xilinx Spartan 3E FPGA xc3s500e的计数器例程counter程序，在ise开发环境下进行。

  3. 所属分类：硬件开发

    • 发布日期：2012-03-23
    • 文件大小：415744
    • 提供者：fylovespc

  1. 基于Xilinx XC3S500E的FPGA 最小开发板制作

  2. 最小开发板中,除包含必要的JTAG模块、配置芯片模块和外部时钟模块(晶体振荡器)之外，仅包含一组ADC和DAC以及外部存贮器模块fDRAM.

  3. 所属分类：硬件开发

    • 发布日期：2012-05-30
    • 文件大小：302080
    • 提供者：xiaohesdu

  1. Spartan-3E用户指南

  2. Spartan-3E入门实验板使设计人员能够即时利用Spartan-3E系列的完整平台性能。 设备支持：Spartan-3E、CoolRunner-II 关键特性：Xilinx 器件: Spartan-3E (50万门，XC3S500E-4FG320C), CoolRunner™-II (XC2C64A-5VQ44C)与Platform Flash (XCF04S-VO20C) 时钟：50 MHz晶体时钟振荡器 存储器: 128 Mbit 并行Flash, 16 Mbit SPI Flash,

  3. 所属分类：硬件开发

    • 发布日期：2013-04-24
    • 文件大小：12582912
    • 提供者：lance1001

  1. 实用性指纹识别模块设计方案，提供软硬件参考设计

  2. 本模块采用xilinx公司的Spartan 3E系列XC3S500E型FPGA作为核心控制芯片，通过富士通公司的MFS300滑动式电容指纹传感器对指纹图象进行提取，然后对提取的指纹图像进行灰度滤波、图像增强、二值化、二值去噪、细化等预处理，得到清晰的指纹图象，再从清晰的指纹图象中提取指纹特征点，存入外部FLASH作为建档模板。

  3. 所属分类：其它

    • 发布日期：2020-08-30
    • 文件大小：102400
    • 提供者：weixin_38695159

  1. 基于FPGA的透视投影变换算法的设计与实现

  2. 在阐述了嵌入式地形三维显示系统的透视投影变换算法的基础上，着重论述了基于FPGA设计实现透视投影变换算法的方法，并在XILINX公司的SPARTAN XC3S500E上实现了本算法的基本功能。实验数据表明该硬件算法系统具有实时性高和时间开销低等优点。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：563200
    • 提供者：weixin_38752907

  1. EDA/PLD中的可编程逻辑器件FPGA的参数

  2. spartan3E XC3S500E 芯片上标识含义 　　＝＝＝＝＝＝＝＝ 　　XC3S500E 　　FGG320DGQ070 　　A1439696A1 　　4C 　　KOREA 　　＝＝＝＝＝＝＝＝ 　　(1C3S是spartan的代号,XC3S500E 表示器件型号 　　(2)500表示500k，是系统门的数目．通俗地讲就50万门．系统门500K等效LC为10476 　　(3)E 为表示spartan3的辅助型号（并不是它的升级版 　　(4) 　　FG       G

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：26624
    • 提供者：weixin_38501610

  1. EDA/PLD中的使用FPGA底层编辑器一

  2. 在Place ＆ Route布局布线流程中双击【View／Edit Routed Design（FPGA Editor）】选项，出现图1所示的界面。在布局布线流程中运行底层编辑器与映射（Map）流程中执行的结果是有区别的，其中包含所有布线的详细信息。 　　图1  FPGA底层编辑器界面 　　（1）建立一个新的设计或打开一个原有设计，在建立一个新设计之前，需先关闭已打开的设计。  　　■在菜单栏中选择【File】→（New】命令建立一个新的设计，在【Design File】文本框中输入de

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：521216
    • 提供者：weixin_38654855

  1. 使用FPGA底层编辑器一

  2. 在Place ＆ Route布局布线流程中双击【View／Edit Routed Design（FPGA Editor）】选项，出现图1所示的界面。在布局布线流程中运行底层编辑器与映射（Map）流程中执行的结果是有区别的，其中包含所有布线的详细信息。 　　图1  FPGA底层编辑器界面 　　（1）建立一个新的设计或打开一个原有设计，在建立一个新设计之前，需先关闭已打开的设计。  　　■在菜单栏中选择【File】→（New】命令建立一个新的设计，在【Design File】文本框中输入de

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：831488
    • 提供者：weixin_38616359

  1. 可编程逻辑器件FPGA的参数

  2. spartan3E XC3S500E 芯片上标识含义 　　＝＝＝＝＝＝＝＝ 　　XC3S500E 　　FGG320DGQ070 　　A1439696A1 　　4C 　　KOREA 　　＝＝＝＝＝＝＝＝ 　　(1C3S是spartan的代号,XC3S500E 表示器件型号 　　(2)500表示500k，是系统门的数目．通俗地讲就50万门．系统门500K等效LC为10476 　　(3)E 为表示spartan3的辅助型号（并不是它的升级版 　　(4) 　　FG       G

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：25600
    • 提供者：weixin_38694141