注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. ise 使用说明

  2. ISE是Xilinix公司的基于FPGA的仿真软件。

  3. 所属分类：嵌入式

  1. XILINX的FPGA培训资料

  2. 资料为XILINX的FPGA培训资料,有兴趣的可以看看

  3. 所属分类：硬件开发

    • 发布日期：2010-07-30
    • 文件大小：9437184
    • 提供者：kim3d

  1. 基于IP核的PCIExpress接口

  2. 基于IP核的PCIE接口的设计。在XILINIX推出的V5，V6系列的FPGA上实现PCIE接口的设计。

  3. 所属分类：硬件开发

    • 发布日期：2011-05-08
    • 文件大小：1048576
    • 提供者：danxin02140

  1. ISE7.1i中文教程

  2. ISE7.1i中文教程，用XILINIX的人都知道吧，给没用过的人一个参考

  3. 所属分类：专业指导

    • 发布日期：2008-11-14
    • 文件大小：303104
    • 提供者：LOGIC1231

  1. 输入输出延迟单元IODELAY简介

  2. 每个I/O模块包含一个可编程绝对延迟单元，称为IODELAY。IODELAY可以连接到ILOGIC/ISERDES或OLOGIC/OSERDES模块，也可同时连接到这两个模块。IODELAY是具有64个tap的环绕延迟单元，具有标定的tap分辨率（见附图1）。IODELAY可用于组合输入通路、寄存输入通路、组合输出通路或寄存输出通路，还可以在内部资源中直接使用。IODELAY允许各输入信号有独立的延迟。

  3. 所属分类：其它

    • 发布日期：2018-06-28
    • 文件大小：307200
    • 提供者：xinxulsq

  1. eth_1G_rgmii_200221.zip

  2. 适用于7系列的xilinix所有型号，RGMII接口外挂85e111型号phy芯片，内含UDP协议，已经全部调试通过。另外包含RGMII转GSMII模块。verilog语言。

  3. 所属分类：其它

    • 发布日期：2020-03-08
    • 文件大小：134217728
    • 提供者：baidu_25816669

  1. CPE233：8位RAT架构CPU-源码

  2. CPE233-计算机设计和汇编语言编程 该存储库包括在开发8位RAT架构CPU时使用的所有相关的系统Verilog代码，包括游戏“ Snake”的汇编代码。 计算机体系结构可以看成如下： 目录 介绍 该设备是用RAT汇编代码编写的流行经典游戏“ Snake”的发展。 游戏的算法本身在汇编代码中，并且生成的操作码在Xilinix Vivado环境中开发和生成并以System Verilog编写的自定义RAT CPU体系结构上运行。 游戏的目的是将屏幕上的蛇引导到最近的食物元素，以便可以食用它，

  3. 所属分类：其它

    • 发布日期：2021-02-14
    • 文件大小：1048576
    • 提供者：weixin_42150745

  1. Deep-Neural-Network-Inference-on-FPGA-using-TF:Xilinix的Vitis-AI框架研究项目-源码

  2. 使用TF的FPGA深度神经网络推理 关于Xilinix的Vitis-AI框架的研究项目。 由Alon Nemirovsky和Amit Shtober在Technion电气工程系的Ina Rivkin和Oz Shmueli的监督下完成。

  3. 所属分类：其它

    • 发布日期：2021-03-30
    • 文件大小：12582912
    • 提供者：weixin_42140625