利用XilinxISE软件开发FPGA的基本流程包括代码输入、功能仿真、综合、综合后仿真、实现、布线后仿真与验证和下班调试等步骤。如下图所示。FPGA的设计可以直接画原理图,但是这种方法在比较复杂的系统的情况下,原理图相当复杂,所以慢慢被淘汰,ISE保留这一功能。现在FPGA的设计输入主要是Verilog和VHDL硬件语言。Verilog语言语法简单,在亚洲区域使用比较广泛;VHDL被IEEE和美国国防部确认为标准硬件描述语言,在欧洲区域比较常见。在基本的FPGA模块编写完成后,要使用仿真工具对