注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. activeHDL7.2 lisence

  2. license-------------------- # # Generator build: 2.0.7.716 # License number: 90801373651 # Configuration: AEDU(1) # Generated: 8/1/2009 # Expires: 8/1/2010 # # # Features present in the license(number of features[,version]) # Active-HDL Student Edit

  3. 所属分类：其它

    • 发布日期：2009-08-02
    • 文件大小：1024
    • 提供者：huijielilhj

  1. ActiveHDL 8.2u3(特别文件)

  2. ActiveHDL 8.2，可用于HDL仿真，包括流程控制和文件的版本控制

  3. 所属分类：嵌入式

    • 发布日期：2010-03-04
    • 文件大小：20480
    • 提供者：cxq1846

  1. activeHDL快速入门

  2. Active-HDL是集成VHDL，Verilog，EDIF，System C开发环境。它由设计工具，VHDl&Verilog编译器，单仿真内核，调试工具，图形仿真和资源、库等管理工具，可让用户运行仿真，综合，实现，以及第三方工具。

  3. 所属分类：其它

    • 发布日期：2011-05-03
    • 文件大小：982016
    • 提供者：wangyi654321_

  1. activeHDL快速入门

  2. active HDL快速入门 学习active HDL不可多得的好材料哦

  3. 所属分类：其它

    • 发布日期：2012-11-02
    • 文件大小：982016
    • 提供者：zzl593600790

  1. activeHDL快速入门

  2. 安装+破解+使用教程 ps：破解文件另外下载

  3. 所属分类：讲义

    • 发布日期：2015-10-25
    • 文件大小：982016
    • 提供者：qq_32292983

  1. 5分频的摸块用Active HDL如何设计？

  2. module div_5 (clk_in, clk_out, reset);input clk_in, reset;output clk_out; reg[2:0] gare; reg clk_out;initialbegingare = 4; clk_out = 0;endalways (clk_in)begin if(!reset) clk_out = 0;elseif (gare == 0) beginclk_out = ~clk_out;gare = 4;endelse gare =

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：15360
    • 提供者：weixin_38678300

  1. active hdl与Foundation

  2. active hdl与Foundation 请问，在Foundation里怎么将active hdl设为默认的simulator?(Foundion默认的是modelsim，在Foundaion的edit->preference->partner tools里不能将active设为仿真工具：file names are not supported)。1. 打开Project Navigator.2. 从Edit Menu中打开Preferences对话框.3. 选择Partner,

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：45056
    • 提供者：weixin_38656662