注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 不带控制器的fstn屏引脚定义

  2. 5.6寸单色液晶模块触摸屏480*320可以用arm s3c44B0直接驱动，在淘宝上有卖的，30RMB！这个是引脚说明图！

  3. 所属分类：硬件开发

    • 发布日期：2009-11-09
    • 文件大小：242688
    • 提供者：LUHONGXING

  1. mini2440原理图.pdf

  2. 学会看2440引脚电路图，为arm嵌入式开发打下基础

  3. 所属分类：嵌入式

    • 发布日期：2011-05-27
    • 文件大小：183296
    • 提供者：sanshi322

  1. ARM嵌入式平台的VGA接口设计--千锋培训

  2. 文档介绍了前言，1 VGA接口介绍，2 S3C2410 LCD控制器简介，2.1 引脚功能信息，2.2 寄存器，2.3 内部结构，3 VGA接口设计，3.1 ADV7120简介，3.2 原理图设计，4 S3C2410相关寄存器设置，4.1 LCDCONl寄存器，4.2 LCDCON2寄存器，4.3 LCDCON3寄存器，4.4 LCDCON4寄存器 ，4.5 LCDCON5寄存器，5 讨论与总结

  3. 所属分类：硬件开发

    • 发布日期：2011-06-21
    • 文件大小：246784
    • 提供者：coolabcboy

  1. ARM嵌入式平台的VGA接口设计--千锋培训

  2. 文档介绍了前言，1 VGA接口介绍，2 S3C2410 LCD控制器简介，2.1 引脚功能信息，2.2 寄存器，2.3 内部结构，3 VGA接口设计，3.1 ADV7120简介，3.2 原理图设计，4 S3C2410相关寄存器设置，4.1 LCDCONl寄存器，4.2 LCDCON2寄存器，4.3 LCDCON3寄存器，4.4 LCDCON4寄存器，4.5 LCDCON5寄存器，5 讨论与总结

  3. 所属分类：硬件开发

    • 发布日期：2011-06-28
    • 文件大小：247808
    • 提供者：coolabcboy

  1. ARM嵌入式系统开发典型模块（高清完整版）

  2. 第1部分　硬件典型模块 第1章　基于ARM的最小系统模块　3 1.1　嵌入式系统简介　3 1.1.1　嵌入式系统的概念　3 1.1.2　嵌入式系统的结构　3 1.1.3　嵌入式系统的特点　5 1.1.4　嵌入式系统的发展趋势　6 1.2　最小系统结构及框图　7 1.3　最小系统的电源设计　8 1.4　最小系统的时钟系统设计　14 1.5　最小系统的复位系统设计　17 1.6　最小系统的存储器系统设计　20 1.7　最小系统的软件设计　24 1.7.1　ARM嵌入式操作系统简介及选择　24 1.

  3. 所属分类：硬件开发

    • 发布日期：2014-10-25
    • 文件大小：8388608
    • 提供者：jsntghf

  1. 2560芯片引脚图

  2. atmega2560的芯片引脚图，官方下载，欲求速下，谢谢配合。

  3. 所属分类：嵌入式

    • 发布日期：2015-04-29
    • 文件大小：366592
    • 提供者：cz3214

  1. ARM裸机编程.pdf

  2. 整理韦东山老师的开发笔记 -- ARM祼机开发部分，有需要的拿走，在此向韦东山老师致敬并且单片机的价格优势正在逐渐消失,我们在淘宝搜索一下,STM32开发板的基本都是1-200元,而一个能够运 行LinuⅨx系统的板子, nanop的价格却在100元左右。一个能够运行 Linux操作系统,有512MDDR内存,有四核 处理的的ARM开发板,他只需要99元。所以说,现在单片机的价格优势正逐渐消失,他只能保持微弱的优势就是 稳定性这一特点。 下面来看看使用的单片机和使用操作系统开发的产品,比如闹钟、

  3. 所属分类：硬件开发

    • 发布日期：2019-07-04
    • 文件大小：61865984
    • 提供者：jia_weihui

  1. 嵌入式系统/ARM技术中的一种多开关结构的固态功控系统的设计开发

  2. 随着电子技术和计算机技术的迅猛发展,国内开展先进飞机配电系统研究的技术手段已比国外八十年代好得多, 对固态功控系统研究,就是基于目前飞机配电系统的发展应运而生的,目前市场上的均为单开关结构,最近多开关的SSPC组已经处于研发之中,SSPC组共享大规模控制芯片,可进一步提高功率密度和扩展功能。现在国外对进行研究的公司有美国的印和立奇等,国内对的研究处于工程样机阶段。 2 系统总体结构框图 如图1所示,每路SSPC取样电阻上的电压经过调理电路和低通滤波器以后,送到4通道A/D

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：105472
    • 提供者：weixin_38653602

  1. 嵌入式系统/ARM技术中的ARM核心板之—电平转换电路（上）

  2. 电子工程师在电路设计过程中，经常会碰到处理器MCU的I/O电平与模块的I/O电平不相同的问题，为了保证两者的正常通信，需要进行电平转换。以下，我们将针对电平转换电路做出详细的分析。 　　对于多数MCU，其引脚基本上是CMOS结构，因此输入电压范围是：高电平不低于0.7VCC，低电平不高于0.3VCC。 　　但在介绍电平转换电路之前，我们需要先来了解以下几点： 　　⒈ 解决电平转换问题，最根本的就是要解决电平的兼容问题，而电平兼容原则有两条：①VOH>VIH②VOL<VIL

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：294912
    • 提供者：weixin_38657835

  1. 嵌入式系统/ARM技术中的SDRAM电路设计详解

  2. 介绍SDRAM电路设计之前先了解下SDRAM的寻址原理。SDRAM内部是一个存储阵列，可以把它想象成一个表格，和表格的检索原理一样，先指定行，再指定列，就可以准确找到所需要的存储单元，这是内存芯片寻址的基本原理，这个表格称为逻辑Bank。由于技术、成本等原因，不可能只做一个全容量的Bank，而且由于SDRAM工作原理限制，单一的Bank会造成非常严重的寻址冲突，大幅降低内存效率，所以在SDRAM内部分割成多个Bank，目前的SDRAM基本都是4个Bank。存储阵列示意如图1所示：    

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：206848
    • 提供者：weixin_38719475

  1. 嵌入式系统/ARM技术中的JTAG的软件流程

  2. TAP（测试访问端口）控制器是一个16状态的有限状态机，为JTAG提供控制逻辑，控制进入JTAG结构中各种寄存器内数据的扫描与操作。状态转移图如图所示，在TCK同步时钟上升沿的TMS引脚的逻辑电压来决定状态转移的过程。 　　对于由TDI引脚输入到器件的扫描信号有2个状态变化路程：用于指令移入至指令寄存器，或用于数据移入至相应的数据寄存器（该数据寄存器由当前指令确定）。 　　状态图中的每个状态都是TAP控制器进行数据处理所需要的，这些处理包括给引脚施加激励信号、捕获输入数据、装载指令，以及边界

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：101376
    • 提供者：weixin_38535808

  1. 嵌入式系统/ARM技术中的ARM硬件电路设计

  2. 1． 复位电路原理图 　　系统复位模块提供给ARM启动信号，是整个系统运行的开端。ARM的复位信号为RESET，如它有效，系统复位将由内部产生。RESET挂起程序，放ARM进复位状态。在电源打开已经稳定时，RESET必须保持低电平至少4个MCLK周期。本系统利用容阻电路设计的复位电路，如图（a）所示，按键复位也可以设计成如图（b）所示的形式。 　　如果电源芯片带有复位引脚，则可以输出低电平复位信号用于上电复位，可以不使用该复位信号。 　　如图（a）所示，该复位电路的工作流程为：在系统上电时

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：88064
    • 提供者：weixin_38743391

  1. 嵌入式系统/ARM技术中的PIE模块级中断

  2. PIE模块复用8个外设中断引脚向CPU申请中断，这些中断被分成12组，每组有一个中断信号向CPU申请中断。例如，PIE第l组复用CPU的中断1（NT1），PIE第12组复用CPU的中断12（INT12）。其余的中断直接连接到CPU中断上且不复用。 　　对于复用中断，在PIE模块内每组中断有相应的中断标志位（PIEIFRx.y）和使能位（PIEIERx.y）。除此之外，每组PIE中断（INT1～INT12）有一个响应标志位（PIEACK）。图给出了PIEIFR和PIEIER不同设置时的PIE硬件

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：90112
    • 提供者：weixin_38687505

  1. 嵌入式系统/ARM技术中的数字接口系列文章之SPI总线

  2. 串行外设接口 (SPI) 总线是一种运行于全双工模式下的同步串行数据链路。用于在单个主节点和一个或多个从节点之间交换数据。SPI 总线实施简单，仅使用四条数据信号线和控制信号线（请参见图 1）。 　　图 1 基本的 SPI 总线 　　尽管表 1 中的引脚名称取自 Motorola 公司的 SPI 标准，但特殊集成电路的 SPI 端口名称通常与图 1 中所标示的名称有所不同。 　　表 1 SPI 引脚名称分配 　　SPI 数据速率通常介于 1 到 70 MHz 之间，字节长度范

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：158720
    • 提供者：weixin_38699830

  1. 嵌入式系统/ARM技术中的LM49151演示板与软件指南

  2. 简介 　　国家半导体公司音频产品部门提供完整的评估板帮助 用户研究和评估LM49151的性能。参见图1 所示。连接外部 电源（2.7V~5V），信号源和I2C主机控制器时，LM49151 演示板可以很容易的演示放大器的特性。另外，GUI提供 LM49151的I2C设置和特性的简单评估。 　　快速启动指南 　　1） I2C信号发生USB板X4连接到LM49151演示板的J2端子。 　　2）安装LM49151的I2C界面软件。 　　3） 2.7V~5.5V电源正端输出和地分别接到板子的“

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：38912
    • 提供者：weixin_38730201

  1. 嵌入式系统/ARM技术中的551600234-LMP8100评估板用户指南

  2. 与输入、输出端、电源和控制电路一起，这个评估板含 有一个LMP8100的管脚图。评估板并不紧凑，允许用户安装 所需的其他电路。 　　连接器、跳线、和测试点 　　供电电源 　　三个标有GND，V+和V-的香蕉插头给评估板供电。电源 也可以施加到接线排J5上的7，8，和9引脚。+5V单电源或者 ±2.5V双电源均可使用。如果采用单电源，可以用短路JP2 将V-引脚接地。 　　信号连接器 　　J1 标有IN的BNC头，用于输入信号。 　　J2 标有OUT的BNC头，用于输出信号。 　　J

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：34816
    • 提供者：weixin_38610717

  1. 嵌入式系统/ARM技术中的嵌入式系统的PCI Express时钟分配

  2. PCI Express （PCIe）是嵌入式和其它系统类型的背板间通信的一个非常理想的协议。然而，在嵌入式环境中，背板连接器引脚通常很昂贵。因此，采用点对点连接的星型结构的PCIe时钟分配方案就变得并不理想。本文将讨论如何使用一个多点信号来分配PCIe时钟，而且仍满足PCIe第二代规范严格的抖动要求。 　　PCIe计时 　　PCIe基本规范1.1和2.0为信令速率2.5Gbps和5.0Gbps的时钟分配定义了三个不同模型，见图1、图2和图3。 　　共用时钟架构作为最常使用的方法有很

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：281600
    • 提供者：weixin_38601446

  1. 嵌入式系统/ARM技术中的带总线接口的LED驱动器SAA1064及其应用

  2. １．概述 　　ＳＡＡ１０６４是Ｐｈｉｌｉｐｓ公司生产的４位ＬＥＤ驱动器，为双极型电路，具有接口。该电路是特别为驱动４位带有小数点的七段显示器而设计的，通过多路开关可对两个２位显示器进行切换显示。该器件内部带有总线从发送接收器，可以通过地址引脚ＡＤＲ的输入电平编程为４个不同的从器件地址。内部的模式控制器可以控制ＬＥＤ的各个位以使其能够工作于静态模式、动态模式、熄灭模式及段测试模式。 　　２．引脚功能及封装形式 　　ＳＡＡ１０６４采用２４脚ＤＩＰ和ＳＯＴ两种封装形式，图１所示为２４脚ＤＩＰ封装

  3. 所属分类：其它

    • 发布日期：2020-11-18
    • 文件大小：66560
    • 提供者：weixin_38725119

  1. 嵌入式系统/ARM技术中的I2C总线的基本操作

  2. I2C总线上只具有SOL（时钟）和SDA（数据）2根信号线。如果是单纯的串行传输，一旦因为某种原因造成引脚的偏差，则可能会造成不能区分总线上传输的是数据还是地址信息的后果。解决上述问题的简单办法就是附加独立于总线的Reset（复位）信号，由主机控制该信号。因为I2C至少利用2根线进行所有的操作，因此在数据传输时，通常当SCL为低电平时，设置下一个数据；当SDA变化后，SCI为高电平，这可以解释为一连串操作的开始／结束。  　　1.  起始条件  　　始条件表示一系列操作的开始。图1表示起始条件以

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：108544
    • 提供者：weixin_38689736

  1. 嵌入式系统/ARM技术中的直接总线式DRAM的操作概况

  2. Direct RambuS DRAM与同步DRAM等最大的不同在于将指令分组后进行若干次传输。在同步DRAM的情况下，说起指令，也就是通过RAS、OAS、WE信号操纵内部定序器。而在DirectRambus DRAM的情况下，指令以及器件地址等所有都通过分组汇总，以处理器间通信的形式进行传输。 　　为此，Direct Rambus DRAM不存在像同步DRAM那样的地址及指令专用的引脚，因而可以减少引脚数目。 　　1.  分组格式 　　Direct Rambus DRAM的分组格式示例如图1和图

  3. 所属分类：其它

    • 发布日期：2020-11-14
    • 文件大小：220160
    • 提供者：weixin_38598703
« 12 3 4 »