注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. synopsys软件简介《一》

  2. synopsys软件简介《一》 2007-08-09 一 Astro 　Astro是Synopsys为超深亚微米IC设计进行设计优化、布局、布线的设计环境。Astro可以满足5千万门、时钟频率GHz、在0.10及以下工艺线生产的SoC设计的工程和技术需求。Astro高性能的优化和布局布线能力主要归功于Synopsys在其中集成的两项最新技术：PhySiSys和Milkyway DUO结构。 二 DFT DFT Compiler提供独创的“一遍测试综合”技术和方案。它和Design Compil

  3. 所属分类：C++

    • 发布日期：2009-04-30
    • 文件大小：30720
    • 提供者：beijing20080

  1. 半导体测试各种项目简介

  2. 目录：www.2ic.cn#O/t'N:I6X 1， 测量可重复性和可复制性(GR&R) 2， 电气测试可信度（Electrical Test Confidence） 3， 电气测试的限值空间（Guardband）:r1S/K4S%A7D)~!r 4， 电气测试参数 CPK半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA ,p

  3. 所属分类：制造

    • 发布日期：2009-11-09
    • 文件大小：99328
    • 提供者：xiaoyuyu9172

  1. 边界扫描器件BSDL描述在测试中的应用.txt

  2. 边界扫描”是一种可测性设计技术，即在电子系统的设计阶段就考虑其测试问题[1]。 BSDL（boundary scan des cription language） 语言硬件描述语言（VHDL）的一个子集，是对边界扫描器件的边界扫描特性的描述，主要用来沟通边界扫描器件厂商、用户与测试工具之间的联系，其应用包括：厂商将BSDL描述作为边界扫描器件的一部分提供给用户；BSDL描述为自动测试图形生成（ATPG）工具测试特定的电路板提供相关信息；在BSDL 的支持下生成由IEEE1149.1标准定义的测

  3. 所属分类：嵌入式

    • 发布日期：2010-05-14
    • 文件大小：8192
    • 提供者：qucix

  1. auto test pattern generation

  2. IC开发测试中，Mentor量产测试必备工具

  3. 所属分类：硬件开发

    • 发布日期：2014-06-29
    • 文件大小：1048576
    • 提供者：cheernixue1982

  1. 数字电路ATPGS实现的关键技术研究

  2. 数字电路测试的关键在于算出测试向量。本文对数字电路的功能测试和测试生成进行研究，介绍了D算法的基本概念及在数字电路故障检测中的应用。讨论了数字电路自动测试生成系统实现的关键技术，主要包括故障的模型、仿真和压缩；可测试性度量；测试向量生成算法(ATPG)以及测试向量压缩优化 , 并介绍了数字系统测试生成平台的整体框架。

  3. 所属分类：其它

    • 发布日期：2009-04-19
    • 文件大小：135168
    • 提供者：lzd19830901

  1. VLSI测试技术详解.pdf

  2. VLSI电路的测试技术如今面临着许多激动人心和复杂的挑战。在大型系统嵌入单个片上系统（SOC）并制造的时代 不断缩小技术，确保整个系统的正确行为非常重要。今天的电子设计和测试工程师必须处理这些复杂的问题异构系统（数字，混合信号，存储器），但很少有可能以详细和深入的方式研究整个领域。本书提供了极其广泛的学科知识，详细介绍了基础知识，以及最新和最先进的知识概念。它是故障模拟，ATPG，内存测试，DFT和BIST基础知识的教科书。但是，它也是一个完整的可测试性指南，适用于想要学习DFT软错误保护，用

  3. 所属分类：其它

    • 发布日期：2019-07-23
    • 文件大小：5242880
    • 提供者：weixin_39840588

  1. 加速可测试性设计图形仿真.pdf

  2. 传统的芯片设计日程需要进行综合门级仿真以开发 ATPG、BIST 或功能图形，Veloce DFT App 令其实现了真正的“左移”改进。它能在合理时间内运行完整的 DFT 验证图形，从而缩短图形开发周期。Veloce DFT App 可无缝地融入 Veloce 生态系统，在 DFT 架构验证环境中支持其他许多强大的应用和功能。硬件加速仿真的高性能增加了更多“仿真周期”，从而确保 DFT 排程不会超出项目管理所分配的时间范围。而这就意味着，可以加快产品上市速度和提高合格率，进而增加利润。

  3. 所属分类：其它

    • 发布日期：2019-07-23
    • 文件大小：1048576
    • 提供者：weixin_39840515

  1. 一种混合信号电路的ATPG测试方案设计.pdf

  2. 本文提出了一种基于模拟电路频率域测试的新型测试集选择技术。我们提出了一种新的自动测试模式生成（ATPG）方法，称为MultiDetect，用于测试线性时不变（LTI）电路。所提出的技术最适合在片上系统中使用现有的构建模块来实现片上测试信号发生器和测试响应分析器。使用MultiDetect方法生成的测试集可以有效地检测和诊断软故障和硬故障当实现为内置自测（BIST）时，不需要任何精密模拟信号源或信号测量电路。基于电路传递函数的模拟模块测试使我们的ATPG通用目的方法适用于各种LTI电路。本文还介

  3. 所属分类：其它

    • 发布日期：2019-07-23
    • 文件大小：851968
    • 提供者：weixin_39840588

  1. 转向使用即插即用的分层DFT的好处.pdf

  2. 传统的全芯片ATPG正日渐衰退，对于许多现有的和未来的集成芯片器件来说，一项主要挑战就是如何为庞大数量的设计创建测试图案。

  3. 所属分类：其它

    • 发布日期：2019-09-05
    • 文件大小：133120
    • 提供者：weixin_38744153

  1. 可测试性设计与ATPG.ppt

  2. 非常详细的DFT入门资料，详细介绍了常见的DFT模型，以及Scan mode测试技术。最后介绍了ATPG Flow。

  3. 所属分类：硬件开发

    • 发布日期：2020-04-30
    • 文件大小：1048576
    • 提供者：gsjthxy

  1. 低功耗制造测试技术

  2. 本文将首先介绍动态功耗与测试之间的关系，以说明为何功率管理现在比以往任何时候都迫切；然后介绍两种独特的DFT技术，它们利用了ATPG技术的优点，以自动生成低功率制造性测试。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：297984
    • 提供者：weixin_38545117

  1. 测试小型存储器阵列的新方法

  2. 2004年电子设计应用第10期随着半导体工艺不断地进步，那些原本存在芯片中的大型存储器会转变成数十或数百个小型的存储器阵列，并且散布在芯片中各个角落。这些阵列有的是寄存器堆，FIFO，或者是在存储器管理系统中一些对性能要求较高的存储器。针对这种类型的小型阵列，如果想要侦测出与速度相关的瑕疵以及固定逻辑(stuck-at)故障，其实并不是一件容易的事。传统上，测试数字集成电路可以采用功能性向量，或是由自动测试向量生成(ATPG)工具所产生的向量。此类软件工具主要为随机逻辑生成基于扫描的测试向量，对

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：78848
    • 提供者：weixin_38746701

  1. 如何使用DFT App进行硬件加速仿真设计

  2. 可测试性设计 （DFT） 在市场上所有的电子设计自动化（EDA） 工具中是不被重视的，纵然在设计阶段提高芯片的可测试性将会大幅缩减高昂的测试成本，也是如此。近的分析数据表明，在制造完成后测试芯片是否存在制造缺陷的成本已增至占制造成本的 40%，这已达到警戒水平。 　　DFT 可以降低通过问题器件的风险，如果终在实际应用中才发现器件有缺陷，所产生的成本将远远高于在制造阶段发现的成本。它还能避免剔除无缺陷器件，从而提高良率。插入 DFT 亦能缩短与测试开发相关的时间，并减少测试装配好的芯片所需的时

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：163840
    • 提供者：weixin_38693419