点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - bist模式
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
AIX系统管理
第 1 章 RS/6000产品概述 11 1.1 IBM RISC芯片技术 11 1.2 对称多处理技术(Symmetric Mulit-Processor , SMP) 12 1.2.1 传统SMP的缺点 12 1.2.2 RS/6000的解决方案 12 1.3 SP技术 13 1.4 RS/6000的体系结构 13 1.4.1 MAC 13 1.4.2 PCI 14 1.5 系统的可靠性 14 1.6 高可靠性群集多处理软件HACMP 15 第 2 章 AIX操作系统简介 16 2.1 A
所属分类:
网络基础
发布日期:2008-05-26
文件大小:3145728
提供者:
zzebra
mentorMBIST流程资料书.pdf
ETVerify工具允许您创建测试工作台,以验证嵌入式测试人员的正确操作,并测试设计基础设施,然后生成和格式化所有制造测试模式。 测试工作台初始化并操作嵌入式测试结构的各种测试模式,然后返回测试完成值(DONE标志、通过/失败信号)供观察。 它们被用作仿真工具的输入。 测试工作台还提供对调试有用的诊断信息。 ETVerify工具还创建测试向量、逻辑BIST签名和用于在制造ATE上使用嵌入式测试的输出测试模式。 模式可以输出在WGL芯片测试和SVF板级测试。
所属分类:
其它
发布日期:2019-07-23
文件大小:2097152
提供者:
weixin_39840924
一种混合信号电路的ATPG测试方案设计.pdf
本文提出了一种基于模拟电路频率域测试的新型测试集选择技术。我们提出了一种新的自动测试模式生成(ATPG)方法,称为MultiDetect,用于测试线性时不变(LTI)电路。所提出的技术最适合在片上系统中使用现有的构建模块来实现片上测试信号发生器和测试响应分析器。使用MultiDetect方法生成的测试集可以有效地检测和诊断软故障和硬故障当实现为内置自测(BIST)时,不需要任何精密模拟信号源或信号测量电路。基于电路传递函数的模拟模块测试使我们的ATPG通用目的方法适用于各种LTI电路。本文还介
所属分类:
其它
发布日期:2019-07-23
文件大小:851968
提供者:
weixin_39840588
Kindle用的fastboot.exe
这是kindle上用的fastboot工具,和手机上使用的不同。安装好驱动之后,使用ttl串口连接Kindle之后,进入uboot,输入命令bist,再输入fastboot就可以让kindle进入fastboot模式,然后使用此工具刷写kindle各分区。
所属分类:
其它
发布日期:2020-01-19
文件大小:55296
提供者:
tw359303267
dsPIC33CH512MP508系列中文数据手册.pdf
dsPIC33CH512MP508系列 具有高分辨率PWM和CAN灵活数据速率(CAN FD)的 48/64/80引脚双核16位数字信号控制器 工作条件 • 3V至3.6V, -40°C至+125°C: - 主内核: 180 MHz时最高为90 MIPS - 从内核: 200 MHz时最高为100 MIPS 内核:双核16位dsPIC33CH CPU • 主/从内核工作 • 主内核与从内核的外设独立 • 主内核与从内核具有可配置的共用资源 • 主内核具有256-512 KB
所属分类:
硬件开发
发布日期:2020-01-14
文件大小:5242880
提供者:
woshlj2008
浅谈实用模拟BIST的基本原则
20多年来,研究人员和半导体制造商一直在试图开发一种针对混合信号IC的实用模拟BIST(内置自检)。这种技术能够用数字测试仪作混合信号IC测试,以及简化的多址测试,从而能减少IC测试成本,以及IC上市时间。其它预期优点还有更快的测试开发,以及系统上的自检等。 大多数IC设计工程师都了解数字BIST的工作原理。它用一个LFSR(线性反馈移位寄存器)生成伪随机的位模式,并通过临时配置成串行移位寄存器的触发器,将这个位模式加到待测电路上。数字BIST亦用相同的触发器捕获响应,将移出的结果压缩成一个
所属分类:
其它
发布日期:2020-10-22
文件大小:193536
提供者:
weixin_38516804
基于LFSR优化的BIST低功耗设计
随着便携式设备和无线通讯系统在现实生活中越来越广泛的使用,可测性设计(DFT)的功耗问题引起了VLSI设计者越来越多的关注。因为在测试模式下电路的功耗要远远高于正常模式,必将带来如电池寿命、芯片封装、可靠性等一系列问题。随着集成电路的发展,内建自测试(BIST)因为具备了诸多优越性能(如降低测试对自动测试设备在性能和成本上的要求、可以进行At—speed测试及有助于保IP核的知识产权等),已成为解决SoC测试问题的首选可测性设计手段。
所属分类:
其它
发布日期:2020-10-19
文件大小:489472
提供者:
weixin_38694343
模拟技术中的实用模拟BIST的基本原则
引言 大多数IC设计工程师都了解数字BIST的工作原理。它用一个LFSR(线性反馈移位寄存器)生成伪随机的位模式,并通过临时配置成串行移位寄存器的触发器,将这个位模式加到待测电路上。数字BIST亦用相同的触发器捕获响应,将移出的结果压缩成一个数字标志,再将其与一个正确的标志作逐位对比。尽管工业逻辑BIST的细节要更复杂,但基本原理仍适用于多时钟域、多周期延迟路径,以及电源轨噪声等。 1 “模拟”的定义 “模拟”电路对不同的人有不同的含义。一个PLL或SERDES(串行器/解串器
所属分类:
其它
发布日期:2020-11-02
文件大小:176128
提供者:
weixin_38693084
基于LFSR优化的BIST低功耗设计
引言 随着便携式设备和无线通讯系统在现实生活中越来越广泛的使用,可测性设计(DFT)的功耗问题引起了VLSI设计者越来越多的关注。因为在测试模式下电路的功耗要远远高于正常模式,必将带来如电池寿命、芯片封装、可靠性等一系列问题。随着集成电路的发展,内建自测试(BIST)因为具备了诸多优越性能(如降低测试对自动测试设备在性能和成本上的要求、可以进行At—speed测试及有助于保IP核的知识产权等),已成为解决SoC测试问题的首选可测性设计手段。 在BIST中常用线性反馈移位寄存器(LFS
所属分类:
其它
发布日期:2020-11-10
文件大小:283648
提供者:
weixin_38714370
实用模拟BIST的基本原则
引言 大多数IC设计工程师都了解数字BIST的工作原理。它用一个LFSR(线性反馈移位寄存器)生成伪随机的位模式,并通过临时配置成串行移位寄存器的触发器,将这个位模式加到待测电路上。数字BIST亦用相同的触发器捕获响应,将移出的结果压缩成一个数字标志,再将其与一个正确的标志作逐位对比。尽管工业逻辑BIST的细节要更复杂,但基本原理仍适用于多时钟域、多周期延迟路径,以及电源轨噪声等。 1 “模拟”的定义 “模拟”电路对不同的人有不同的含义。一个PLL或SERDES(串行器/解串器
所属分类:
其它
发布日期:2021-01-20
文件大小:204800
提供者:
weixin_38686658
SOC芯片中整合RF前端有什么好处?能给生产测试带来什么?
本文的主旨是启发读者去考虑电子芯片集成度提高对终测或生产测试的影响。特别的,射频(RF)芯片测试方法的主要转移变得越来越可行。一些关于生产测试的关键项目将在这里进行讨论。它们是:系统级测试:RF晶园探针测试;SIP相对SOC的架构;设计人员的新的责任:RF内置自检(BIST);对于测试系统构架的影响。 系统级测试 现代高集成度的芯片有着“射频到比特流”(“RF-to-bits”)或“射频到模拟基带”的构架。射频部分集成度提高带来的冲击之一是测试模式的转移,即使得系统级的测试成为可能。系统级测
所属分类:
其它
发布日期:2021-01-19
文件大小:136192
提供者:
weixin_38649091