注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 9x12有符号数乘法

  2. 基于booth译码和Wallace tree结构的9x12有符号数乘法，采用Verilog编写，FPGA实现，压缩包里包括源代码与测试代码和quartus的工程

  3. 所属分类：硬件开发

    • 发布日期：2010-03-02
    • 文件大小：731136
    • 提供者：xionglingaaa