注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Cache在嵌入式处理器中的使用问题

  2. Cache在嵌入式处理器中的使用问题 随着嵌入式计算机应用的发展，嵌入式CPU的主频不断提高，这就造成了慢速系统存储器不能匹配高速CPU处理能力的情况。为了解决这个问题，许多高性能的嵌入式处理器内部集成了高速缓存Cache。其中，三星公司的S3C44B0X内部就集成了8 KB空间统一的指令和数据Cache。 　　Cache即高速缓冲存储器，是位于CPU与主存之间一种容量较小，但速度很高的存储器。由于CPU在进行运算时，所需的指令和数据都是从主存中提取的，而CPU运算速度要比主存读写速度快得多，

  3. 所属分类：硬件开发

    • 发布日期：2009-06-04
    • 文件大小：46080
    • 提供者：xyjtxyjt

  1. 白中英课后习题答案 cache

  2. cache计算机组成原理 高速缓存 主存与cpu之间

  3. 所属分类：专业指导

    • 发布日期：2010-01-13
    • 文件大小：26624
    • 提供者：daoyinghahaku

  1. Cache一致性-计算机系统结构论文

  2. 随着社会不断向前发展，人类对计算速度和计算规模的需求不断提高。而单处理器计算机系统由于处理器运算性能受限于芯片速度极限和加工工艺极限，不可能无限提高。于是超大规模并行处理系统应运而生。但这也引入了一些在单处理器系统中没有出现的问题。在系统中出现的多机存储信息的一致性问题便是当今国际上研究的热门问题之一。为了缓和CPU与存储器之间的速度差距，在计算机系统的CPU与主存之间引入了cache。但在多处理器系统中，由于多个处理器可能对同一数据块进行读写操作，当某个处理器对共享的数据块进行写操作时，其它

  3. 所属分类：嵌入式

    • 发布日期：2010-03-28
    • 文件大小：115712
    • 提供者：lichunli8866

  1. 处理机cache的一致性-演讲ppt

  2. 随着社会不断向前发展，人类对计算速度和计算规模的需求不断提高。而单处理器计算机系统由于处理器运算性能受限于芯片速度极限和加工工艺极限，不可能无限提高。于是超大规模并行处理系统应运而生。但这也引入了一些在单处理器系统中没有出现的问题。在系统中出现的多机存储信息的一致性问题便是当今国际上研究的热门问题之一。为了缓和CPU与存储器之间的速度差距，在计算机系统的CPU与主存之间引入了cache。但在多处理器系统中，由于多个处理器可能对同一数据块进行读写操作，当某个处理器对共享的数据块进行写操作时，其它

  3. 所属分类：嵌入式

    • 发布日期：2010-03-28
    • 文件大小：726016
    • 提供者：lichunli8866

  1. 在模拟器上实现在任意块地址流下求出在 Cache—主存两层存贮层次上的命中率。

  2. 在模拟器上实现在任意块地址流下求出在 Cache—主存两层存贮层次上的命中率。

  3. 所属分类：专业指导

    • 发布日期：2010-05-24
    • 文件大小：18432
    • 提供者：wrylmoon

  1. 系统结构实验 Cache--主存、虚拟存储器模拟） 存贮层次模拟器

  2. Cache--主存、虚拟存储器模拟） 存贮层次模拟器 常用的几种存储地址映象与变换方法，以及FIFO、LRU等替换算法的工作全过程模拟

  3. 所属分类：其它

    • 发布日期：2010-06-01
    • 文件大小：39936
    • 提供者：zijuanhuakai

  1. 操作系统考试题及计算机组成与结构考试题

  2. 操作系统考试题及计算机组成与结构考试题 (研究生入学试卷6暂缺答案) (0013)《计算机组成原理》复习思考题 一、单项选择题 1．下列（ ）属于应用软件。 　　　　① 操作系统 ② 编译系统 ③ 连接程序 ④ 文本处理 2．计算机的字长决定了（ ）。 　　　　①指令直接寻址能力 ②计算机的运算精度 　　　　③计算机的运算速度 ④计算机的高低档次 3．主板上高速缓冲存储器CACHE是设在（ ）。 　　　　①主存与CPU之间 ②主存与外存之间 　　　　③接口板上 ④CPU内部 4．进位计数制中的

  3. 所属分类：专业指导

    • 发布日期：2010-06-28
    • 文件大小：590848
    • 提供者：zhq0609

  1. 计算机系统结构试题题目答案一应俱全

  2. 一、单项选择题(本大题共 10 小题，每小题 1 分，共 10 分) 单项选择题 本大题共 小题， 1.计算机系列化的优点不包括( ) ． A.有利于计算机的升级换代 B.便于组成多机系统和网络 C.同一系列内的软件一定是向下兼容的 D.在使用共同系统软件的基础上解决程序的兼容性 2.计算机的结构与组成不包括( ． ) A.操作系统 B.硬联逻辑 C.微程序控制 D.所有硬件和固件的功能 3.在流水线系统结构中，取指令、执行等操作是( A.顺序 B.转移 C.中断 ) D.重叠 4.重叠机器局

  3. 所属分类：专业指导

  1. Cache在嵌入式处理器应用 LCD控制器原理

  2. 随着嵌入式计算机应用的发展，嵌入式CPU的主频不断提高，这就造成了慢速系统存储器不能匹配高速CPU处理能力的情况。为了解决这个问题，许多高性能的嵌入式处理器内部集成了高速缓存Cache。其中，三星公司的S3C44B0X内部就集成了8 KB空间统一的指令和数据Cache。　　Cache即高速缓冲存储器，是位于CPU与主存之间一种容量较小，但速度很高的存储器。由于CPU在进行运算时，所需的指令和数据都是从主存中提取的，而CPU运算速度要比主存读写速度快得多，这样极其影响整个系统的性能。采用Cach

  3. 所属分类：其它

    • 发布日期：2011-11-16
    • 文件大小：3145728
    • 提供者：xuwuhao

  1. Cache--主存

  2. Cache--主存、虚拟存储器模拟） 存贮层次模拟器 常用的几种存储地址映象与变换方法，以及FIFO、LRU等替换算法的工作全过程模拟

  3. 所属分类：Linux

    • 发布日期：2013-10-30
    • 文件大小：39936
    • 提供者：huang987246510

  1. 高速缓存(Cache)的Verilog代码

  2. 该工程包含数据缓存D_Cache和指令缓存I_Cache的Verilog代码和仿真文件，Cache的详细技术参数包含在.v文件的注释中。 直接相连16KB D_Cache Cache写策略： 写回法+写分配 (二路)组相连16KB I_Cache Cache替换策略: LRU I_Cache的工作就是在cpu需要指令时将指令从主存中搬进I_Cache，再传给CPU，而D_Cache在解决数据读外，还要注意数据写入的问题。本工程可以与arm.v 中的arm 核协同工作，主存使用dram_ctrl

  3. 所属分类：嵌入式

    • 发布日期：2015-05-18
    • 文件大小：6144
    • 提供者：zdinanyang

  1. ARM高速缓存(Cache)Verilog代码 包含ISE工程

  2. 该工程包含数据缓存D_Cache和指令缓存I_Cache的Verilog代码和仿真文件，附带可运行的ISE工程文件，Cache的详细技术参数包含在.v文件的注释中。 直接相连16KB D_Cache Cache写策略： 写回法+写分配 (二路)组相连16KB I_Cache Cache替换策略: LRU I_Cache的工作就是在cpu需要指令时将指令从主存中搬进I_Cache，再传给CPU，而D_Cache在解决数据读外，还要注意数据写入的问题。本工程可以与arm.v 中的arm 核协同工作

  3. 所属分类：硬件开发

    • 发布日期：2015-05-31
    • 文件大小：2097152
    • 提供者：zdinanyang

  1. cache与主存之间的全相联、直接映射和组相联映射的区别

  2. 详细介绍了cache缓存与主存之间的三种映射方式及其区别

  3. 所属分类：讲义

    • 发布日期：2017-12-13
    • 文件大小：279552
    • 提供者：ldw_hd

  1. 高速缓冲存储器的功能、结构与工作原理（附有图表）

  2. 　高速缓冲存储器是存在于主存与CPU之间的一级存储器， 由静态存储芯片(SRAM)组成，容量比较小但速度比主存高得多， 接近于CPU的速度。 Cache的功能是用来存放那些近期需要运行的指令与数据。目的是提高CPU对存储器的访问速度。为此需要解决2个技术问题：一是主存地址与缓存地址的映象及转换； 二是按一定原则对Cache的内容进行替换。

  3. 所属分类：嵌入式

    • 发布日期：2009-04-08
    • 文件大小：91136
    • 提供者：jodany

  1. 2017年下半年软件设计师上午真题+答案

  2. 2017年下半年软件设计师上午真题+答案 1. 在程序执行过程中，Cache 与主存的地址映射是由（ ）完成的。 A．操作系统 B．程序员调度 C．硬件自动 D．用户软件 2. 某四级指令流水线分别完成取指、取数、运算、保存结果四步操作。若完成上述操作的时间依次为 8ns、9ns、 4ns、8ns，则该流水线的操作周期应至少为（ ）ns 。 A．4 B．8 C．9 D．33 3. 内存按字节编址。若用存储容量为 32Kx8bit 的存储器芯片构成地址从AOOOOH 到 DFFFFH 的内存，则

  3. 所属分类：软考等考

    • 发布日期：2018-04-24
    • 文件大小：1048576
    • 提供者：t18473984063

  1. 2017年上半年软件设计师下午真题

  2. 2017年下半年软件设计师上午真题 2017 年下半年软件设计师上午真题 1. 在程序执行过程中，Cache 与主存的地址映射是由（ ）完成的。 A．操作系统 B．程序员调度 C．硬件自动 D．用户软件 2. 某四级指令流水线分别完成取指、取数、运算、保存结果四步操作。若 完成上述操作的时间依次为8ns、9ns、4ns、8ns，则该流水线的操作周期应至 少为（ ）ns 。 A．4 B．8 C．9 D．33 3. 内存按字节编址。若用存储容量为32Kx8bit 的存储器芯片构成地址从 AOOOO

  3. 所属分类：讲义

  1. 2012年11月软件设计师上午真题及答案

  2. 在程序执行过程中，Cache 与主存的地址映射是由（ ）完成的。A.操作系统B.程序员调度C.硬件自动D.用户软件

  3. 所属分类：软考等考

    • 发布日期：2019-04-01
    • 文件大小：3145728
    • 提供者：worldpeace2014

  1. 软考网工04年到17年历年真题答案

  2. 软考网工04年到17年历年真题答案 在程序的执行过程中， Cache与主存的地址映射是由（1）完成的。 (1)A.操作系统 B.程序员调度 C.硬件自动 D.用户软件

  3. 所属分类：讲义

    • 发布日期：2019-05-16
    • 文件大小：60817408
    • 提供者：hf1432

  1. 2019年下半年网络工程师考试计算机与网络知识真题.docx

  2. 2019年下半年网络工程师考试上午真题,答案+解析。一、单项选择题(总题数：62，分数：75.00) 1.在CPU内外常设置多级高速缓存（Cache），其主要目的是（ ）。（分数：1.00） A.扩大主存的存储容量 B.提高CPU访问主存数据或指令的效率 C.扩大存储系统的容量 D.提高CPU访问外存储器的速度 √ 解析： 为了提高CPU对主存的存取速度，又不至于增加很大的价格。现在，通常在CPU与主存之间设置高速缓冲存储器(Cache)，其目的就在于提高速度而

  3. 所属分类：网络管理

    • 发布日期：2020-02-11
    • 文件大小：40960
    • 提供者：jaywfzneo

  1. 嵌入式系统/ARM技术中的Cache在嵌入式处理器中的使用问题

  2. 随着嵌入式计算机应用的发展，嵌入式CPU的主频不断提高，这就造成了慢速系统存储器不能匹配高速CPU处理能力的情况。为了解决这个问题，许多高性能的嵌入式处理器内部集成了高速缓存Cache。其中，三星公司的S3C44B0X内部就集成了8 KB空间统一的指令和数据Cache。　　Cache即高速缓冲存储器，是位于CPU与主存之间一种容量较小，但速度很高的存储器。由于CPU在进行运算时，所需的指令和数据都是从主存中提取的，而CPU运算速度要比主存读写速度快得多，这样极其影响整个系统的性能。采用Cache

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：120832
    • 提供者：weixin_38590775
« 12 3 4 »