您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 存贮层次模拟器(命中率的实验原代码)

  2. 在模拟器上实现在任意地址流下求出在 Cache—主存两层存贮层次上的命中率。 void FIFO(); int main() { getchar(); printf("\n(FIFO)\tcount\n"); FIFO(); system("PAUSE"); return 0; }
  3. 所属分类:专业指导

    • 发布日期:2009-05-11
    • 文件大小:1024
    • 提供者:longgen130
  1. 计算机组成原理 练习题与答案 本科

  2. 本科生期末试卷十三 一、 选择题(每小题1分,共10分) 1. 计算机硬件能直接执行的只有______。 A.符号语言 B 机器语言 C 汇编语言 D 机器语言和汇编语言 2. 假定下列字符码中有奇偶校验位,但没有数据错误,采用偶校验的字符码是______。 A.11001011 B.11010110 C.11000001 D.1100100 3. 运算器的主要功能是进行______。 A.逻辑运算 B.算术运算 C.逻辑运算与算术运算 D.初等 函数的运算 4. 某计算机字长16位,它的存贮
  3. 所属分类:C

    • 发布日期:2009-11-16
    • 文件大小:3145728
    • 提供者:kdjfkljasdf
  1. 存贮层次模拟器1 Cache—主存两层存贮层

  2. 1.Cache—主存:映像方式要实现全相联、直接映象、组相联方式三种方式,并选择每一种映像方式下输出结果;替换算法一般使用LRU算法。 2.要求主存容量、Cache大小、块大小以及组数等可以输入修改。 3.求出命中率;显示替换的全过程;任选一种高级语言来做。 4.要有简洁、易于操作的界面
  3. 所属分类:其它

    • 发布日期:2009-12-29
    • 文件大小:56320
    • 提供者:urconqueror
  1. 计算机系统结构实验.doc

  2. 在模拟器上实现在任意地址流下求出在 Cache—主存两层存贮层次上的命中率。
  3. 所属分类:专业指导

    • 发布日期:2010-05-09
    • 文件大小:64512
    • 提供者:guoyang456
  1. 计算机组成原理实验C++

  2. 仿真模拟计算机存储系统 (16位) 掌握存储系统,存储器和Cache的组成。掌握CPU读写数据过程,内存存取数据过程,Cache读写过程、地址映射机制和存储块的替换策略。能够分析Cache命中率,CPU读写数据的延迟时间。
  3. 所属分类:嵌入式

    • 发布日期:2010-05-13
    • 文件大小:1048576
    • 提供者:pengliqiang
  1. 在模拟器上实现在任意块地址流下求出在 Cache—主存两层存贮层次上的命中率。

  2. 在模拟器上实现在任意块地址流下求出在 Cache—主存两层存贮层次上的命中率。
  3. 所属分类:专业指导

    • 发布日期:2010-05-24
    • 文件大小:18432
    • 提供者:wrylmoon
  1. 存贮层次模拟器cache

  2. 1.Cache—主存:映像方式要实现全相联、直接映象、组相联方式三种方式,并选择每一种映像方式下输出结果;替换算法一般使用LRU算法。 3.要求主存容量、Cache大小、块大小以及组数等可以输入修改。 4.求出命中率;显示替换的全过程;
  3. 所属分类:其它

    • 发布日期:2010-05-26
    • 文件大小:1030144
    • 提供者:yunruiyuanjian
  1. ARM开发工程师入门宝典.pdf

  2. ARMulator可以模拟执行开发人员编写的C或汇编程序, 支持源代码调试,帮助开发者确定代码编写的正确性。另一方面,ARMulator 还能大致统计出,诸如:代码执行周期数,Cache命中率,存储器访问等利于 我们优化代码的信息。
  3. 所属分类:硬件开发

    • 发布日期:2010-07-10
    • 文件大小:1048576
    • 提供者:a1003309396
  1. 网络工程师软考常用计算公式

  2.      计算总线数据传输速率      总线数据传输速率=时钟频率(Mhz)/每个总线包含的时钟周期数*每个总线周期传送的字节数(b)      计算系统速度      每秒指令数=时钟频率/每个总线包含时钟周期数/指令平均占用总线周期数   平均总线周期数=所有指令类别相加(平均总线周期数*使用频度)   控制程序所包含的总线周期数=(指令数*总线周期数/指令)   指令数=指令条数*使用频度/总指令使用频度   每秒总线周期数=主频/时钟周期   FSB带宽=FSB频率*FSB位宽/8
  3. 所属分类:网络基础

    • 发布日期:2010-09-09
    • 文件大小:33792
    • 提供者:tannyyu
  1. oracle动态性能表

  2. oracle动态性能表 学习动态性能表 第一篇--v$sysstat 2007.5.23   按照OracleDocument中的描述,v$sysstat存储自数据库实例运行那刻起就开始累计全实例(instance-wide)的资源使用情况。 类似于v$sesstat,该视图存储下列的统计信息: 1>.事件发生次数的统计(如:user commits) 2>.数据产生,存取或者操作的total列(如:redo size) 3>.如果TIMED_STATISTICS值为true
  3. 所属分类:其它

    • 发布日期:2011-01-06
    • 文件大小:124928
    • 提供者:songqf_pb
  1. oracle调优之-共享池尺寸调优+library_cache+dicitonary_library_命中率.doc

  2. oracle调优之-共享池尺寸调优+library cache+dicitonary library 命中率 当构建生产系统,我们的一般做法是首先根据经验给出一个共享池尺寸,然后,在一定的工作载荷压力下,检查相关的统计 来检查共享池的效率。 共享池的效率对于不同的应用来说是不同的。对于大多数OLTP应用系统,共享池尺寸将直接影响系统的性能。
  3. 所属分类:Oracle

    • 发布日期:2011-01-12
    • 文件大小:34816
    • 提供者:coolkisses
  1. 计算机体系结构cache实验

  2. 体系结构实验。程序运行时,都会对内存进行相关操作,所访问的内存地址可以被记录下来,形成memory trace文件。在本实验中,你将使用benchmark程序产生的memory trace文件来测试Cache命中率,文件可以在http://cseweb.ucsd.edu/classes/fa07/cse240a/proj1-traces.tar.gz上获得。 每次存储器访问都包含了三个信息:  访问类型,’l’表示Load操作,’s’表示Store操作;  地址。采用32位无符号的十六进制
  3. 所属分类:C/C++

    • 发布日期:2011-12-17
    • 文件大小:1048576
    • 提供者:jijianglin
  1. Cache模拟器

  2.   程序使用C/C++混合编程,基本实现的Cache的模拟功能(通过读取trace文件得到相应的命中率),能够实现直接映射、全相联、组相联三种映射方式,其中全相联和组相联能够实现随机、LRU两种替换策略。目前三种映射方式均采用回写法,但已经定义了其它写策略的接口,可以很容易扩充。程序具有比较强的鲁棒性,能够接受一定范围的错误输入,并能够比较智能的提示用户输入。
  3. 所属分类:C/C++

    • 发布日期:2014-05-26
    • 文件大小:3145728
    • 提供者:jiangxinnju
  1. 在模拟器上实现在任意地址流下求出在 Cache—主存两层存贮层次上的命中率

  2. 在模拟器上实现在任意地址流下求出在 Cache—主存两层存贮层次上的命中率
  3. 所属分类:专业指导

    • 发布日期:2008-10-16
    • 文件大小:24576
    • 提供者:lx0088
  1. cache模拟器

  2. 这是一个用于cache命中率模拟的模拟器,他可以根据生成的trace文件,统计出这个程序的命中率
  3. 所属分类:其它

    • 发布日期:2014-11-17
    • 文件大小:166912
    • 提供者:u010614372
  1. 在模拟器上实现在任意地址流下求出在 Cache—主存两层存贮层次上的命中率。

  2. 1.Cache—主存:映像方式要实现全相联、直接映象、组相联方式三种方式,并选择每一种映像方式下输出结果;替换算法一般使用LRU算法。 2.要求主存容量、Cache大小、块大小以及组数等可以输入修改。 3.求出命中率;显示替换的全过程;任选一种高级语言来做。 4.要设计简洁、易于操作的界面。
  3. 所属分类:C/C++

    • 发布日期:2015-05-26
    • 文件大小:35840
    • 提供者:qq_18973195
  1. Cache “Less for More” in information-centric networks

  2. 在这篇文章中,我们研究发现,仅在缓存传输路径上的一些节点中进行缓存,可以更好的提高缓存命中率。
  3. 所属分类:网络基础

    • 发布日期:2018-01-04
    • 文件大小:3145728
    • 提供者:yawlong
  1. Cache性能分析.doc

  2. 课程计算机体系结构的实践报告,主题为Cache性能分析,通过设置不同的变量,来观察对Cache命中率的影响,报告内容丰富,得分极高。
  3. 所属分类:讲义

    • 发布日期:2020-04-18
    • 文件大小:1048576
    • 提供者:hrbust_cxl
  1. 移动图形处理器的纹理Cache设计

  2. 为了提高移动图形处理器中统一架构染色器的效率,减少其与片外存储器间的访问次数,提出了一种4端口纹理高速缓存结构。该结构采用基于Mipamp算法的纹理映射和基于细化层次(Level of Detail,LOD)选择不同单端口Cache的存储方式,提高了纹理Cache的命中率。此外为了提高数据吞吐率,采用4端口并行读取纹素。设计了FIFO缓冲区预取数据,降低访存延迟。利用SV搭建实验平台对纹理图像进行测试,结果表明纹理Cache的平均命中率为92.5%,数据吞吐率接近单端口Cache的4倍。
  3. 所属分类:其它

    • 发布日期:2020-10-15
    • 文件大小:522240
    • 提供者:weixin_38653443
  1. dw-cache:双窗口缓存使用两个滑动窗口自适应地协调LRU与LFU的比率-源码

  2. 双窗口缓存 双窗口缓存使用两个滑动窗口自适应地协调LRU与LFU的比率。 性能比较 命中率 (%) LRU的x0.9-2.8命中率更高。 'LRU hit rate even 100', 10.0505 'DWC hit rate even 100', 10.113 'LFU ratio even 100', 43, 43 'DWC / LRU hit rate ratio even 100', '100%' 'LRU hit rate uneven 100', 18.5265 'DWC
  3. 所属分类:其它

    • 发布日期:2021-03-07
    • 文件大小:18432
    • 提供者:weixin_42123296
« 12 3 4 »