注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Cache在嵌入式处理器中的使用问题

  2. Cache在嵌入式处理器中的使用问题 随着嵌入式计算机应用的发展，嵌入式CPU的主频不断提高，这就造成了慢速系统存储器不能匹配高速CPU处理能力的情况。为了解决这个问题，许多高性能的嵌入式处理器内部集成了高速缓存Cache。其中，三星公司的S3C44B0X内部就集成了8 KB空间统一的指令和数据Cache。 　　Cache即高速缓冲存储器，是位于CPU与主存之间一种容量较小，但速度很高的存储器。由于CPU在进行运算时，所需的指令和数据都是从主存中提取的，而CPU运算速度要比主存读写速度快得多，

  3. 所属分类：硬件开发

    • 发布日期：2009-06-04
    • 文件大小：46080
    • 提供者：xyjtxyjt

  1. cache buffers chain形成原因分析

  2. 当一个数据块被读入SGA. 这些数据块所在缓冲区的头地址(buffer headers)被挂载到链列表上(LRU, LRUW).这些连列表被挂载在hash buckets上. Oracle定义了一些cache buffer chains latches来保护这种内存结构的数据一致性读取.如下表所示. 一个进程在对数据块执行add, remove, search, inspect, read 或者modify之前需要首先获得cache buffers chains latch. 有两条规则跟or

  3. 所属分类：Oracle

    • 发布日期：2009-08-15
    • 文件大小：133120
    • 提供者：47522341

  1. Cache一致性-计算机系统结构论文

  2. 随着社会不断向前发展，人类对计算速度和计算规模的需求不断提高。而单处理器计算机系统由于处理器运算性能受限于芯片速度极限和加工工艺极限，不可能无限提高。于是超大规模并行处理系统应运而生。但这也引入了一些在单处理器系统中没有出现的问题。在系统中出现的多机存储信息的一致性问题便是当今国际上研究的热门问题之一。为了缓和CPU与存储器之间的速度差距，在计算机系统的CPU与主存之间引入了cache。但在多处理器系统中，由于多个处理器可能对同一数据块进行读写操作，当某个处理器对共享的数据块进行写操作时，其它

  3. 所属分类：嵌入式

    • 发布日期：2010-03-28
    • 文件大小：115712
    • 提供者：lichunli8866

  1. 处理机cache的一致性-演讲ppt

  2. 随着社会不断向前发展，人类对计算速度和计算规模的需求不断提高。而单处理器计算机系统由于处理器运算性能受限于芯片速度极限和加工工艺极限，不可能无限提高。于是超大规模并行处理系统应运而生。但这也引入了一些在单处理器系统中没有出现的问题。在系统中出现的多机存储信息的一致性问题便是当今国际上研究的热门问题之一。为了缓和CPU与存储器之间的速度差距，在计算机系统的CPU与主存之间引入了cache。但在多处理器系统中，由于多个处理器可能对同一数据块进行读写操作，当某个处理器对共享的数据块进行写操作时，其它

  3. 所属分类：嵌入式

    • 发布日期：2010-03-28
    • 文件大小：726016
    • 提供者：lichunli8866

  1. 改进的基于目录的Cache一致性协议

  2. 介绍几种典型目录一致性协议并分析它们的优缺点。在综合全映射 目录和有限目录优点的基础上，通过在存储器层上增加一个存 储器高速缓存( C a c h e ) 层的方式，提出并讨论一种改进后的Ca c h e一致性协议。该协议相对有限目录存储开销增加不多的情况下，提高了系 统性能和可扩展性。

  3. 所属分类：C

    • 发布日期：2010-06-30
    • 文件大小：241664
    • 提供者：wangye_nwpu

  1. 计算机系统结构中的 多处理机

  2. 本ppt讲述：多处理机的概念、问题和硬件结构；紧耦合多处理机多cache的一致性问题；多处理机的并行性；多处理机的性能 多处理机的操作系统 。

  3. 所属分类：专业指导

    • 发布日期：2010-10-24
    • 文件大小：626688
    • 提供者：sarahlj1987

  1. cache的一致性的相关讨论

  2. cache的一致性，描述X86和MIPS体系结构中catch一致性的相关概念，通过比对两种不同的体系结构，更深入的了解cache的一致性

  3. 所属分类：其它

    • 发布日期：2011-03-13
    • 文件大小：390144
    • 提供者：dongchuang434

  1. cache一致性和cache不一致的解决方法

  2. 本文通过对Cache相关内容的介绍阐述了Cache一致性问题。

  3. 所属分类：Windows Server

    • 发布日期：2011-06-26
    • 文件大小：55296
    • 提供者：chaojiweisuonan

  1. Cache在嵌入式处理器应用 LCD控制器原理

  2. 随着嵌入式计算机应用的发展，嵌入式CPU的主频不断提高，这就造成了慢速系统存储器不能匹配高速CPU处理能力的情况。为了解决这个问题，许多高性能的嵌入式处理器内部集成了高速缓存Cache。其中，三星公司的S3C44B0X内部就集成了8 KB空间统一的指令和数据Cache。　　Cache即高速缓冲存储器，是位于CPU与主存之间一种容量较小，但速度很高的存储器。由于CPU在进行运算时，所需的指令和数据都是从主存中提取的，而CPU运算速度要比主存读写速度快得多，这样极其影响整个系统的性能。采用Cach

  3. 所属分类：其它

    • 发布日期：2011-11-16
    • 文件大小：3145728
    • 提供者：xuwuhao

  1. 支持监听一致性协议的2级Cache 研究及实践

  2. 支持监听一致性协议的2级Cache 研究及实践

  3. 所属分类：硬件开发

    • 发布日期：2011-11-19
    • 文件大小：322560
    • 提供者：oliveryu1

  1. AXI4 cache一致性文档

  2. 描述了有个cache一致性的内容,详细的介绍了一下最新AXI4总线支持的情况

  3. 所属分类：硬件开发

    • 发布日期：2012-01-10
    • 文件大小：929792
    • 提供者：forlorm

  1. cache工作原理

  2. cache工作原理，详细描述了cache的基本原理一致性问题

  3. 所属分类：Windows Server

    • 发布日期：2013-02-05
    • 文件大小：38912
    • 提供者：wzh81930

  1. Linux驱动中的DMA和Cache一致性问题

  2. 介绍了DMA和cache的关系和内在原理，内核中流式DMA结构的介绍和使用

  3. 所属分类：Linux

    • 发布日期：2014-03-03
    • 文件大小：354304
    • 提供者：guobamantou2

  1. eetop.cn_基于总线监听的Cache一致性协议分析.pdf

  2. 高速缓冲存储器 一种特殊的存储器子系统，其中复制了频繁使用的数据以利于快速访问。该文件对Cache的结构组成、工作模式、应用场合进行了系统 的解构，并对其做了详细分析，超有用，超详细。

  3. 所属分类：电信

    • 发布日期：2020-05-05
    • 文件大小：247808
    • 提供者：weixin_46022434

  1. Sybase数据库ASE事务日志的管理技巧详解

  2. ASE是先记log的机制。Server Cache Memory中日志页总是先写于数据页：Log pages在commit ,checkpoint,space needed时写入硬盘。Data pages在checkpoint,space needed时写入硬盘。 系统在recovery时读每个database的syslogs表的信息，回退未完成的事务；完成已提交的事务。在Log中记下checkpoint点。这样保证整个数据库系统的一致性和完整性。对一个新建的数据库来说，log大小为整个数据库大

  3. 所属分类：其它

    • 发布日期：2020-03-03
    • 文件大小：50176
    • 提供者：weixin_38736760

  1. 基于MiniSys的双核处理器设计与实现

  2. MiniSys是一套软硬件结合的SoC系统。本文首先介绍了MiniSys处理器的体第结构,然后设计并实现了一个MiniSys的双核处理器,重点讨论了Cache的一致性问题和核间通信问题,提出了相应的解决策略,最后利用Quartusl软件实现了整个系统,并给出了结论。

  3. 所属分类：其它

    • 发布日期：2020-07-05
    • 文件大小：337920
    • 提供者：weixin_38631197

  1. 缓存和数据库的一致性解决方案.pptx

  2. 缓存和数据库的一致性解决方案： 1. 问题背景 2. 缓存更新策略 3. 改进方案 4. Cache Aside Pattern

  3. 所属分类：互联网

    • 发布日期：2020-09-02
    • 文件大小：591872
    • 提供者：qq250363670

  1. C64x+ DSP高速缓存一致性分析与维护

  2. 高速缓存(CACHE)作为内核和低速存储器之间的桥梁，基于代码和数据的时间和空间相关性，以块为单位由硬件控制器自动加载内核所需要的代码和数据。如果所有程序和数据的存取都由内核完成，基于CACHE的运行机制，内核始终能够得到存储器中最新的数据。但是当有其它可以更改存储器内容的部件存在时，例如不需要内核干预的直接数据存取（DMA）引擎，就可能出现由于CACHE的存在而导致内核或者DMA不能够得到最新数据的现象，也就是CACHE一致性的问题。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：72704
    • 提供者：weixin_38584043

  1. 单片机与DSP中的关于C64x+ DSP高速缓存一致性分析与维护

  2. 高速缓存(CACHE)作为内核和低速存储器之间的桥梁，基于代码和数据的时间和空间相关性，以块为单位由硬件控制器自动加载内核所需要的代码和数据。如果所有程序和数据的存取都由内核完成，基于CACHE的运行机制，内核始终能够得到存储器中最新的数据。但是当有其它可以更改存储器内容的部件存在时，例如不需要内核干预的直接数据存取（DMA）引擎，就可能出现由于CACHE的存在而导致内核或者DMA不能够得到最新数据的现象，也就是CACHE一致性的问题。 　　C64x+ 存储器架构 　　德州仪器(TI)公司对

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：141312
    • 提供者：weixin_38747087

  1. 单片机与DSP中的怎样使用DSP的cache

  2. 处理器中的cache是存放于处理器附近的高速存储器，它可以用来保存运算处理时的一些共有的指令，从而加速运算的速度。　　在本文中，将比较cache存储器和系统中的普通的存储器，随后将介绍cache的一些基本理论和基本术语，以及在高速处理器结构中cache的重要性。以TI的TMS320C64x DSP结构为基础，将着重向开发者介绍cache是如何工作，如何配置，以及如何正确使用cahce，本文将以cache的一致性贯穿全文。 　　存储器结构　　在图一中，左边的模块介绍了普通的存储器系统结构，CPU

  3. 所属分类：其它

    • 发布日期：2020-11-18
    • 文件大小：355328
    • 提供者：weixin_38528939
« 12 3 4 5 6 »