注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. CMOS锁相环和延迟锁相设计与研究(北大硕士论文).

  2. 锁相环作为现代时钟电路的重要组成部分，已经成为超大规模集成电路中必不可少的一个模块，几乎所有的数字集成电路中都采用锁相时钟产生电路来提供片内高速时钟。随着SoC技术的出现，作为IP建库的重要内容，对锁相环电路的研究和设计也具有了更加重要的意义。 本文首先简要介绍了锁相技术的历史和发展，及其现状与研究方向。第二章中对锁相环的原理和各种特性进行了详细的介绍，主要包括相位/频率响应、稳定性和噪声特性等方面的分析。第三章给出了各种典型的锁相环子模块电路和系统结构，重点介绍了鉴频鉴相器、电荷泵和压控振荡

  3. 所属分类：电信

    • 发布日期：2011-05-18
    • 文件大小：1048576
    • 提供者：robertqi

  1. Hspice 0.18um工艺库

  2. 这个是cmos 0.18um的工艺库文件，大家共享啊！

  3. 所属分类：专业指导

    • 发布日期：2011-10-08
    • 文件大小：8192
    • 提供者：long_tian_xiao

  1. Hspice Cmos反相器

  2. 利用Hspice编写.SP文件，分析Cmos反相器的工作状态，电流，电压转移特性曲线(附带CMOS 0.13工艺库文件)

  3. 所属分类：嵌入式

    • 发布日期：2015-09-30
    • 文件大小：15360
    • 提供者：hawk_ufo

  1. 56M~806M 宽频带Double-Conversion 混频器设计

  2. TV tuner 是未来数字电视发展的重要环节，从有线到无线，数字电视在我们生活中将会越来越重要。通过TV tuner 的接收系统可以将cable 信号和无线信号接收并解调，转换成数字信号，送到内部做数字信号处理。本文主要设计了用于 TV tuner 系统中的上变频宽带混频器，它的工作频率为56~806MHz，输出中频为1.1GHz。TV tuner 采用两级变频的super-heterodyne 结构，前一级就是通过宽带的上变频混频器将输入的RF 信号上变频到一个1.1GHz 的点频附近，

  3. 所属分类：Android

    • 发布日期：2015-11-02
    • 文件大小：717824
    • 提供者：qq_29198565

  1. 《CMOS电路模拟与设计—基于Hspice》的.35工艺库

  2. 《CMOS电路模拟与设计—基于Hspice》中所用的0.35工艺库，需要仿真书中代码时可以用到

  3. 所属分类：硬件开发

    • 发布日期：2017-08-09
    • 文件大小：294912
    • 提供者：shiguxueren

  1. FPGA内全数字延时锁相环的设计

  2. 现场可编程门阵YSJ(FPGA)的发展已经有二十多年，从最初的1200门发展到了 目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、 消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越来越重要，时钟延迟和时钟 偏差已成为影响系统性能的重要因素。目前，为了消除FPGA芯片内的时钟延迟， 减小时钟偏差，主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法，而其 各自又分为数字设计和模拟设计。虽然用模拟的方法实

  3. 所属分类：硬件开发

    • 发布日期：2018-01-10
    • 文件大小：2097152
    • 提供者：drjiachen

  1. CMOS_035工艺库

  2. Hspice CMOS.35的仿真工艺库

  3. 所属分类：嵌入式

    • 发布日期：2010-10-10
    • 文件大小：9216
    • 提供者：calculater

  1. 一种折叠共源共栅运算放大器的设计

  2. 折叠共源共栅运放结构的运算放大器可以使设计者优化二阶性能指标,这一点在传统的两级运算放大器中是不可能的。特别是共源共栅技术对提高增益、增加PSRR值和在输出端允许自补偿是有很用的。这种灵活性允许在CMOS工艺中发展高性能无缓冲运算放大器。介绍了一种折叠共源共栅的运算放大器,采用TSMC 0.18混合信号双阱CMOS工艺库,用HSpice W 2005.03进行设计仿真,最后与设计指标进行比较。

  3. 所属分类：其它

    • 发布日期：2020-07-29
    • 文件大小：73728
    • 提供者：weixin_38705874

  1. 一种DC-DC升压型开关电源的低压启动方案

  2. 设计了一种DC-DC 升压型开关电源的低压启动电路， 该电路采用两个在不同电源电压范围内工作频率较稳定的振荡器电路， 利用电压检测模块进行合理的切换， 解决了低输入电压下电路无法正常工作的问题， 并在0. 5μm CMOS 工艺库（ VthN = 0. 72 V, VthP = -0. 97 V） 下仿真。

  3. 所属分类：其它

    • 发布日期：2020-08-12
    • 文件大小：438272
    • 提供者：weixin_38598745

  1. 用于超宽带无线通信系统的CMOS射频混频器的设计

  2. 基于射频CMOS集成电路技术, 设计出用于超宽带无线通信系统的CMOS下变频器。讨论了利用电容电感网络进行窄带电路阻抗匹配和电阻网络进行宽带电路阻抗匹配的思想和方法。调用SMIC 的0. 25um射频工艺库在HSPICE 仿真平台上对混频器电路进行了仿真, 并对输出信号进行了频谱分析, 仿真了该电路的关键技术参数。模拟结果和仿真参数验证了该混频器电路的正确性和可实现性。

  3. 所属分类：其它

    • 发布日期：2020-08-08
    • 文件大小：335872
    • 提供者：weixin_38685600

  1. 基于电流镜的微电容式传感器接口电路研究

  2. 在集成微电容式传感器的研究中，由于敏感电容值的变化量非常微小，其接口电路的研究对传感器性能提升是至关重要的。设计了一种基于电流镜原理检测的微电容式传感器接口电路，电路由电容转换电压电路、减法器电路、脉冲电路、缓冲器电路等组成。基于0.18 μm CMOS工艺库对电路进行设计仿真，结果表明该电路便于与敏感电容兼容，输出电压与敏感电容成线性关系，其检测精确度高、范围广。

  3. 所属分类：其它

    • 发布日期：2020-08-28
    • 文件大小：314368
    • 提供者：weixin_38663113

  1. 基于0．5μm CMOS工艺的一款新型BiCMOS集成运算放大器设计

  2. 为了提高运算放大器的驱动能力，依据现有CMOS集成电路生产线，介绍一款新型BiCMOS集成运算放大电路设计，探讨BiCMOS工艺的特点。在S-Edit中进行“BiCMOS运放设计”电路设计，并对其电路各个器件参数进行调整，包括MOS器件的宽长比和电容电阻的值。完成电路设计后，在T-spice中进行电路的瞬态仿真，插入CMOS，PNP和NPN的工艺库，对电路所需的电源电压和输入信号幅度和频率进行设定调整，最终在W-Edit输出波形图。在MCNC 0.5μm工艺平台上完成由MOS、双极型晶体管和电容

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：221184
    • 提供者：weixin_38680957

  1. 基于0．5μm CMOS工艺的新型BiCMOS集成运算放大器设计

  2. 为了提高运算放大器的驱动能力，依据现有CMOS集成电路生产线，介绍一款新型BiCMOS集成运算放大电路设计，探讨BiCMOS工艺的特点。在S-Edit中进行“BiCMOS运放设计”电路设计，并对其电路各个器件参数进行调整，包括MOS器件的宽长比和电容电阻的值。完成电路设计后，在T-spice中进行电路的瞬态仿真，插入CMOS，PNP和NPN的工艺库，对电路所需的电源电压和输入信号幅度和频率进行设定调整，最终在W-Edit输出波形图。在MCNC0.5μm工艺平

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：220160
    • 提供者：weixin_38746701

  1. 新型BiCMOS集成运算放大器设计

  2. 为了提高运算放大器的驱动能力，依据现有CMOS集成电路生产线，介绍一款新型BiCMOS集成运算放大电路设计，探讨BiCMOS工艺的特点。在S-Edit中进行“BiCMOS运放设计”电路设计，并对其电路各个器件参数进行调整，包括MOS器件的宽长比和电容电阻的值。完成电路设计后，在T-spice中进行电路的瞬态仿真，插入CMOS，PNP和NPN的工艺库，对电路所需的电源电压和输入信号幅度和频率进行设定调整，最终在W-Edit输出波形图。在MCNC 0.5μm工艺平台上完成由MOS、双极型晶体管和电容

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：235520
    • 提供者：weixin_38593644

  1. 可变带宽OTA—C连续时间低通滤波器设计[图]

  2. 实现了一种全集成可变带宽中频宽带低通滤波器，讨论分析了跨导放大器-电容(OTA—C)连续时间型滤波器的结构、设计和具体实现，使用外部可编程电路对所设计滤波器带宽进行控制，并利用ADS软件进行电路设计和仿真验证。仿真结果表明，该滤波器带宽的可调范围为1～26 MHz，阻带抑制率大于35 dB，带内波纹小于0．5 dB，采用1．8 V电源，TSMC 0．18μm CMOS工艺库仿真，功耗小于21 mW，频响曲线接近理想状态。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：233472
    • 提供者：weixin_38632247

  1. 基于跨导运算放大器的可变带宽低通滤波器设计

  2. 讨论分析了跨导放大器-电容(OTA—C)连续时间型滤波器的结构、设计和具体实现，使用外部可编程电路对所设计滤波器带宽进行控制，并利用ADS软件进行电路设计和仿真验证。仿真结果表明，该滤波器带宽的可调范围为1～26 MHz，阻带抑制率大于35 dB，带内波纹小于0.5 dB，采用1.8 V电源，TSMC 0.18μm CMOS工艺库仿真，功耗小于21 mW，频响曲线接近理想状态。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：210944
    • 提供者：weixin_38646230

  1. 一种带有软启动的精密CMOS带隙基准设计

  2. 本文结合工程实际的要求设计了一款具有低噪声、高精度且可快速启动的CMOS带隙基准源。采用UMC公司的0.6μm 2P2M标准CMOS工艺模型库进行仿真，HSPICE的仿真结果表明该基准在温度特性、电源抑制比、功耗和启动时间方面有着良好的性能。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：225280
    • 提供者：weixin_38554193

  1. 一种带有软启动的精密CMOS带隙基准设计

  2. 引 言 　　带隙基准是所有基准电压中最受欢迎的一种，由于其具有与电源电压、工艺、温度变化几乎无关的突出优点，所以被广泛地应用于高精度的比较器、A/D或D/A转换器、LDO稳压器以及其他许多模拟集成电路中。带隙基准的主要作用是在集成电路中提供稳定的参考电压或参考电流，这就要求基准对电源电压的变化和温度的变化不敏感。 　　本文结合工程实际的要求设计了一款具有低噪声、高精度且可快速启动的CMOS带隙基准源。采用UMC公司的0.6μm 2P2M标准CMOS工艺模型库进行仿真，HSPICE的仿真结果

  3. 所属分类：其它

    • 发布日期：2020-11-26
    • 文件大小：143360
    • 提供者：weixin_38629801

  1. 3.3V CMOS 工艺下5V 电源轨的ESD 箝位电路

  2. 基于传统栅极接地NMOS 静电放电电源箝位结构,针对5V 供电情况,通过电平移位及低漏电流续.流措施,实现了3.3V CMOS 集成电路工艺条件下5V 电源轨的新型静电放电箝位电路,避免了高压工艺造.成的成本增加。该电路采用分级驱动及分级泄放措施,降低了正常工作时电源箝位电路的漏电流。采用中.芯国际0.18μm CMOS 集成电路工艺库模型,仿真验证了电路的正确性;流片结果通过了人体模型±4000V.测试,该电路可成功用于5V 电源轨静电放电保护。

  3. 所属分类：其它

    • 发布日期：2021-02-07
    • 文件大小：1048576
    • 提供者：weixin_38624975

  1. CMOS工艺多功能数字芯片的输出缓冲电路设计

  2. 为了提高数字集成电路芯片的驱动能力，采用优化比例因子的等比缓冲器链方法，通过Hspice软件仿真和版图设计测试，提出了一种基于CSMC 2P2M 0.6 μm CMOS工艺的输出缓冲电路设计方案。本文完成了系统的电原理图设计和版图设计，整体电路采用Hspice和CSMC 2P2M 的0.6 μm CMOS工艺的工艺库（06mixddct02v24）仿真，基于CSMC 2P2M 0.6 μm CMOS工艺完成版图设计，并在一款多功能数字芯片上使用，版图面积为1 mm×1 mm，并参与MPW（多项目

  3. 所属分类：其它

    • 发布日期：2021-01-31
    • 文件大小：807936
    • 提供者：weixin_38729022
« 12 »