注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 广东工业大学计组实验报告复杂模型机的设计与实现六

  2. 实验题目 复杂模型机的设计与实现 _ 1. 实验目的与要求： 目的： 1.掌握并实现较为复杂的计算机原理。 2.本实验扩展了16条机器指令，综合运用所学的计算机原理知识，用扩展机器指令设计编写程序，并通过CPU运行所编写的程序。 要求：按练习一和练习二的要求完成相应的操作，并上机调试运行。 2. 实验方案： ……

  3. 所属分类：专业指导

    • 发布日期：2010-07-28
    • 文件大小：316416
    • 提供者：jal960

  1. 李玮超（基于MIPS指令集的32位CPU设计与VHDL实现）

  2. 李玮超（基于MIPS指令集的32位CPU设计与VHDL实现）

  3. 所属分类：C

    • 发布日期：2011-10-22
    • 文件大小：10485760
    • 提供者：augusdi

  1. 基于verilog的MIPS32单周期CPU设计与实现.zip

  2. 基于vivado软件，使用verilog语言，较好地实现MIPS32的20条指令。包含测试代码和CPU实现代码。 实现的具体功能如下： 1.设计的CPU能够执行20条整数指令，每条指令的编码长度均为32位； 2.指令类型有：计算类型、访问存储器类型、条件转移类型和无条件转移类型等； 3.实现CPU的封装处理。 具体设计思路参见：https://blog.csdn.net/qq_45288566/article/details/103656372

  3. 所属分类：其它

    • 发布日期：2020-03-18
    • 文件大小：10485760
    • 提供者：qq_45288566

  1. 基于MIPS32的5级流水线CPU设计与实现.zip

  2. 采用MIPs32指令格式，利用vivado软件进行CPU设计。实现功能如下： 1.设计的流水线 CPU 能够执行 20 条整数指令，如sw,lw,beq,jal等。每条指令的编码长度均为 32 位。 2.采用 5 级流水线技术，具有数据前推机制。 3.具有解决控制冒险，数据冒险等问题的能力，能够插入气泡暂停等。 4.具有缩短分支的延迟等方案。 详细分析过程及代码分析参见：https://blog.csdn.net/qq_45288566/article/details/1036572

  3. 所属分类：硬件开发

    • 发布日期：2020-03-18
    • 文件大小：11534336
    • 提供者：qq_45288566

  1. Kubernetes核心设计与实现-钟成.pdf

  2. Kubernetes核心设计与实现，华为2012实验室编写 • k8s主要解决什么问题？ • 架构和设计思路 • 几个核心的机制 • 社区后续发展方向应用架构趋势:分布式、微服务是云原生( Cloud- Native)应用事实标准 传统银行、传统 °亚马逊、 Netflix、 Google、 运营商 facebook、淘宝、百度 蚂蚁金服、微众银行 传统T:粗粒度SOA架构■松耦合、有状态 互联网:分布式微服务 解耦:无状态、功能独立分离的 在大型、超大型企业中 服务组成 仍然流行 互联网公司、

  3. 所属分类：专业指导

    • 发布日期：2019-10-07
    • 文件大小：2097152
    • 提供者：rixingwusheng

  1. Linux实时调度方案的设计与实现.PDF

  2. Linux实时调度方案的设计与实现.PDF进程2 进程4 进程6 进程1 进程3 进程5 资源集 资源集 资源集 RSV RAV RSV RSV RSV scheduler scheduler CPU 硬盘 网络 80 60 140 120 2.4952.4972.4992.5012.5032.505 运行间/ms 100 40 0 0.01.53.04.56.07.59.0其他 运行时间/ 200 160 I40 新120 0 2.5172.5192.5212.5232.5252.527

  3. 所属分类：系统安全

    • 发布日期：2019-08-24
    • 文件大小：128000
    • 提供者：drjiachen

  1. 基于TMS320C64x DSPs的MPEG-4实时编码器设计与实现

  2. 设计并实现了一种基于TMS320C64x系列高性能通用DSPs的MPEG-4 Simple Profile编码器。详细介绍了系统的硬件结构和工作流程。为解决高分辨率视频编码的实时性问题，采用预测技术的运动估计计算法以及基于C64x CPU的软件优化技术。实验结果表明编码器对D1分辨率（720×576）视频的编码速率达到25帧/秒以上，且具有较低的码率和较好的图像质量。

  3. 所属分类：其它

    • 发布日期：2020-08-01
    • 文件大小：102400
    • 提供者：weixin_38662327

  1. 基于Android平台的鼠标设计与实现

  2. 针对当前基于Android 平台的电子产品的市场需求，以谷歌发布的Gingerbread 源码为软件平台，以东南大学国家专用集成电路系统工程技术研究中心设计的基于国产CPU 的sep6200 芯片为硬件平台，在分析Android 输入系统框架的基础上，设计并实现了软件鼠标和硬件鼠标功能，方案设计灵活。对于手持终端设备来说，鼠标的支持大大提高了用户的体验性能，具有一定的市场应用价值。

  3. 所属分类：其它

    • 发布日期：2020-07-31
    • 文件大小：80896
    • 提供者：weixin_38545485

  1. 一种带Cache的嵌入式CPU的设计与实现

  2. 本文主要讲一种带Cache的嵌入式CPU的设计与实现，给出了流水线CPU的关键模块的VHDL实现，经过逻辑综合和仿真，仿真结果表明在时序上设计的嵌入式CPU很好地满足了流水线的要求。生成位流数据文件对FPGA进行器件编程，FPGA芯片可以在50 MHz的时钟频率下稳定的运行。

  3. 所属分类：其它

    • 发布日期：2020-08-13
    • 文件大小：159744
    • 提供者：weixin_38686153

  1. 单周期CPU模型机的设计与实现 SingleCycleCPU.rar

  2. verilog实现的机器字长16位的单周期处理器设计，单周期CPU模型机的设计与实现。十几条指令，带文档和接口，设计流程的说明，非常详细。自己写的。有扩展需求还可以私信我

  3. 所属分类：嵌入式

    • 发布日期：2020-09-13
    • 文件大小：1048576
    • 提供者：weixin_44176122

  1. AOS上行链路控制器的设计与实现

  2. 在对AOS系统进行功能模块划分的基础上，介绍了系统中一个非常关键的组成部分即上行链路控制器。该方案采用我国自主知识产权的方舟系列CPU芯片，在Linux操作系统下设计与实现上行链路控制器，并给出了其主要的工作流程。试验结果表明该上行链路控制器较好地实现了信道分路器传送数据的解复用和解包装。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：196608
    • 提供者：weixin_38562626

  1. 基于Microblaze软核FSL总线的门光子计数器设计与实现

  2. 门光子计数器是量子光学实验中单光子探测常用的数据采集设备，用于收集单光子探测器探测到的单个光子信号。由于不同的场合需要用到不同的计数模式，商用的计数器往往难以满足具体的需求，或者造成采集效率低下。系统采用的是一种基于MicroBlaze系统FSL总线的可扩展计数器设计架构，该架构能够灵活的添加不同的计数功能，并通过统一的FSL总线和Microblaze CPU与PC通信。在该架构的基础上实现了针对量子单自旋调控实验中常用的计数模式。系统所采用的设计和实现方式可以推广到其他光子计数需求中，并具有较

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：292864
    • 提供者：weixin_38558246

  1. 一种高集成度基于PCI总线的AM80486 CPU设计与实现

  2. 文章针对目前大多数采用80486处理器的模块系统集成度偏低、总线传输速率较慢的缺点，提出了一种解决方案。该方案采用PCI总线提升系统性能的同时，将部分功能单元以IP核(Intcllectual Property Core)的形式集成到FPGA中，使模块具有很高的集成度，实现了小型化设计。经过验证表明该方案合理可行，在提升系统性能的同时，具有集成度高、配置灵活、通用性强等特点。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：220160
    • 提供者：weixin_38571603

  1. 基于Microblaze软核FSL总线的门光子计数器设计与实现[图]

  2. 门光子计数器是量子光学实验中单光子探测常用的数据采集设备，用于收集单光子探测器探测到的单个光子信号。由于不同的场合需要用到不同的计数模式，商用的计数器往往难以满足具体的需求，或者造成采集效率低下。系统采用的是一种基于MicroBlaze系统FSL总线的可扩展计数器设计架构，该架构能够灵活的添加不同的计数功能，并通过统一的FSL总线和Microblaze CPU与PC通信。在该架构的基础上实现了针对量子单自旋调控实验中常用的计数模式。系统所采用的设计和实现方式可以推广到其他光子计数需求中，并具有较

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：287744
    • 提供者：weixin_38506103

  1. 嵌入式系统/ARM技术中的虚拟机CPU 平台的核心模块的设计与实现

  2. 摘要：本文设计对虚拟机CPU平台的核心模块进行设计分析。将以虚拟机技术为主要研究对象，较深入地分析和研究了核心模块的设计与实现，为最终用C++实现一个基于Windows平台的面向科学计算的小型虚拟机软件系统ICU的实现做好准备。 　　虚拟机发展到今天已经有几十年的历史了，在很长一段时间内虚拟机技术完全没有引起人们的足够重视，但最近几年在计算机工程应用领域范围内，随着计算机性能的不断增强，计算机能力的不断增加，人们对传统的虚拟机技术的研究重新成为计算机领域的热点。 　　1 小型虚拟机软件系统I

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：78848
    • 提供者：weixin_38625184

  1. 基于MIPS指令集的32位CPU设计与VHDL实现

  2. 基于MIPS指令集的32位CPU设计与VHDL实现

  3. 所属分类：专业指导

    • 发布日期：2020-12-15
    • 文件大小：9437184
    • 提供者：wq3681

  1. 嵌入式系统/ARM技术中的32位高性能嵌入式CPU中Load Aligner 模块的设计与实现(图)

  2. The Design of Load Aligner for a 32 bits CPU 摘 要：在CPU中，Load Aligner模块是DCACHE和数据通道之间的接口。从DCACHE中取出的数据只有通过Load Aligner模块重新排序，才能进入CPU的数据通道。本文讨论了该CPU中Load Aligner 模块的设计与实现，其中主要是数据通道部分的逻辑设计和电路设计，并给出了相关结果。关键词：Load Aligner；逻辑设计；电路设计；功能验证；仿真

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：76800
    • 提供者：weixin_38614377

  1. 基于MIPS指令集的32位CPU设计与VHDL实现

  2. 基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现

  3. 所属分类：专业指导

    • 发布日期：2021-02-21
    • 文件大小：9437184
    • 提供者：q408761081

  1. Seckill：ByteCamp 2019高并发高可用秒杀系统设计与实现工程赛道三等奖（字节跳动夏令营营营在6000+中排名前150位，在16位中排名前3位，秒杀赛场排名前1位）-源码

  2. 高并发高可用秒杀系统设计与实现 项目背景 5台2核CPU 8 G内存机器 所有接口以1s超时作为压测加权 6000万商品数据 500万正常用户 恶意流量直接返回403 接口 功能描述 /产品 通过商品ID查询商品信息 /命令 下单接口返回订单号 /支付 支付订单 /结果 查询全部订单 /重置 多轮压测间 整体架构 服务器1：MySQL 服务器2：Nginx，Tomcat 服务器3：Tomcat 服务器4：Tomcat 服务器5：Redis 技术挑战 服务需要支持横向扩容 并发资源争夺：超卖，少卖

  3. 所属分类：其它

    • 发布日期：2021-02-14
    • 文件大小：1048576
    • 提供者：weixin_42132359

  1. 基于NIOSⅡ的视频叠加电路设计与实现

  2. 介绍基于NIOSⅡ嵌入式视频叠加电路的设计与实现。嵌入式NIOSⅡCPU控制电路接收矢量视频信号及标准PAL制视频信号，使其相叠加后存储于双端口RAM，上位机通过PXI总线接口将双端口RAM中数字视频信号采集至内存，并通过软件将叠加后的视频信息回放。实验证明，该电路能有效完成视频叠加，并成功应用于某测试系统。

  3. 所属分类：其它

    • 发布日期：2021-01-31
    • 文件大小：623616
    • 提供者：weixin_38522552
« 12 3 4 5 6 7 8 9 10 ... 50 »