注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA 技术实用教程

  2. 目 录 第1 章 概述.......................................................................................................................... 1 1.1 EDA 技术及其发展................................................................................................ 1

  3. 所属分类：硬件开发

    • 发布日期：2009-08-24
    • 文件大小：6291456
    • 提供者：sfhgky

  1. 数字电路实验（共 21 个实验）

  2. 本书第一章为数字电路实验基础知识，主要介绍电子电路的实验要求，电路的安装、调试等技术。第二章为数字电路实验，共有 15 个实验，采用以数字实验箱、电子实验设备为工作平台进行电路实验的传统实验方法。第三章为计算机辅助实验，共有 6个实验，主要以 CPU为工作平台，通过电子电路仿真软件进行电路的仿真实验。 本书所列实验共 21 个。其中基本实验有 4 个： “实验仪器的使用及门电路逻辑功能的测试”、“OC门与TS门”、“波形的产生及单稳态触发器”、“数字电路逻辑功能的测试” 。前3 个为传统实验方

  3. 所属分类：嵌入式

    • 发布日期：2009-12-01
    • 文件大小：5242880
    • 提供者：zjh1109

  1. EDA技术与VHDL 等精度测频原理的频率计

  2. 本次设计是一个等精度测频原理的频率计，能测出1~9999KHZ的频率，同时它能精确到4位小数点。它主要由D触发器、计数器、分频器等模块组成。其中最主要的部分是计数器，它的测频原理是在一定的闸门时间内测量被测信号的脉冲个数。各功能模块在QuartusⅡ软件中先由VHDL语言描述出，然后将其打包成可调用的元件，再利用原理图输入法将各模块按功能连接起来就得到顶层文件的原理图。这时，再进行时序仿真、引脚锁定之后，就编译下载至硬件中，选择正确的模式和各种设置后即可实现这次设计所要求的功能。

  3. 所属分类：嵌入式

    • 发布日期：2010-01-20
    • 文件大小：421888
    • 提供者：nemolei

  1. 数字逻辑课程设计——111序列检测器

  2. 一、实验目的： 1、深入了解与掌握同步时序逻辑电路的设计过程； 2、了解74LS74、74LS08、74LS32及74LS04芯片的功能； 3、能够根据电路图连接好实物图，并实现其功能。学会设计过程中的检验与完善。 二、实验内容描述： 题目：“1 1 1”序列检测器。 原始条件：使用D触发器( 74 LS 74 )、“与”门 ( 74 LS 08 )、“或”门( 74 LS 32 )、非门 ( 74 LS 04 )，设计“1 1 1”序列检测器。 集成电路引脚图： D触发器( 74 LS 74

  3. 所属分类：C

    • 发布日期：2010-01-26
    • 文件大小：535552
    • 提供者：sunnyu1116

  1. 数字逻辑与数字系统设计习题答案王永军 李景华

  2. 第一章 数字逻辑基础 作业及参考答案 （2008.9.25） P43 1-11 已知逻辑函数 ，试用真值表、卡诺图和逻辑图表示该函数。 解：（1）真值表表示如下： 输 入 输出 A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 （2）卡诺图表示如下： 00 01 11 10 0 0 1 0 1 1 1 1 1 1 由卡诺图可得 ＝ （3）逻辑图表示如下： 1-12 用与非门和或非门实现下列函数，并画出

  3. 所属分类：C

    • 发布日期：2010-03-29
    • 文件大小：5242880
    • 提供者：cheerup8

  1. EDA—EDA技术实用教程(pdf影印)

  2. 学习VHDL和FPGA的经典资料 第 1 章 概述 1.1 EDA 技术及其发展 1.2 EDA 技术实现目标 1.3 硬件描述语言VHDL 1.4 VHDL 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2

  3. 所属分类：硬件开发

    • 发布日期：2010-06-07
    • 文件大小：8388608
    • 提供者：zt839486421

  1. 数字逻辑课程设计—“111”序列检测器

  2. 课程设计任务书 学生姓名 胡俊 学生专业班级 计 算 机0801 指导教师 王莹 学 院 名 称 计算机科学与技术学院 一、题目：“1 1 1”序列检测器。 原始条件：使用D触发器( 74 LS 74 )、“与”门 ( 74 LS 08 )、“或”门( 74 LS 32 )、非门 ( 74 LS 04 )，设计“1 1 1”序列检测器。 二、要求完成设计的主要任务如下： 1．能够运用数字逻辑的理论和方法，把时序逻辑电路设计和组合逻辑电路设计相结合，设计一个有实际应用的数字逻辑电路。 2．使用同

  3. 所属分类：C

    • 发布日期：2010-06-28
    • 文件大小：937984
    • 提供者：smart_hj

  1. EDA—EDA技术实用教程

  2. 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2 ASIC 及其设计流程 2.2.1 ASIC 设计方法 2.2.2 一般ASIC 设计的流程 2.3 常用EDA 工具 2.3.1 设计输入编辑器 2.3.2

  3. 所属分类：硬件开发

    • 发布日期：2010-11-19
    • 文件大小：8388608
    • 提供者：sundyqt

  1. 51端口的结构及工作原理

  2. 51端口的结构及工作原理 这是我看到过的最详细的介绍!! 比好多的教课书讲的要清楚,明白,详细,易懂的多! --------内容片段---- 由上图可见，P0端口由锁存器、输入缓冲器、切换开关、一个与非门、一个与门及场效应管驱动电路构成。再看图的右边，标号 为P0.X引脚的图标，也就是说P0.X引脚可以是P0.0到P0.7的任何一位，即在P0口有8个与上图相同的电路组成。 下面，我们先就组成P0口的每个单元部份跟大家介绍一下： 先看输入缓冲器： 在P0口中，有两个三态的缓冲器，在学数字电路时，

  3. 所属分类：制造

    • 发布日期：2013-11-23
    • 文件大小：912384
    • 提供者：dengxinneng1

  1. 《门老师教你快速看懂电子电路图》

  2. 第1课　初步认识电路图 第1讲　电路图的基本概念与构成要素 1.1.1　什么是电路图 1.1.2　电路图有哪些种类和作用 1.1.3　图形符号 1.1.4　文字符号 1.1.5　注释性字符 第2讲　电路图符号 1.2.1　元器件符号包括哪些内容 1.2.2　绘图符号包括哪些内容 1.2.3　怎样标注电阻值 1.2.4　怎样标注电容量 1.2.5　怎样标注电感量 第2课　元器件的特点与作用 第1讲　无源元件 2.1.1　电阻器 2.1.2　电位器 2.1.3　电容器 2.1.4　电感器 2.1.

  3. 所属分类：专业指导

    • 发布日期：2014-01-13
    • 文件大小：23068672
    • 提供者：lm19770429

  1. 硬件技术基础资料

  2. 1.知道逻辑函数、逻辑运算及基本逻辑元件的逻辑功能。 知识点： （1）真值表、逻辑图、表达式、卡诺图、波形图； （2）与、或、非、与非、或非、与或非、异或逻辑运算； （3）与门、或门、非门、与非门、或非门、与或非门、异或门、三态门； （4）RS、JK、D触发器。 2. 掌握常用逻辑部件的逻辑功能及逻辑电路的分析、设计方法。 能力要求： （1）会分析组合逻辑电路和时序逻辑电路的功能； （2）能根据全加器、译码器、编码器、多路选择器、计数器、寄存器等的逻辑功能进行扩展逻辑设计。

  3. 所属分类：其它

    • 发布日期：2014-02-18
    • 文件大小：14680064
    • 提供者：wh1374256765

  1. 数字逻辑实验指导书

  2. 目录 第一部分 实验准备 第一章 数字逻辑实验要求 预备-1 第二章 数字逻辑实验基本知识 预备-2 第三章 MAX+plus II实验操作步骤 预备-5 第二部分 实验 实验一 逻辑门电路的功能与测试 实验-1 （一） 或门的逻辑功能测试 （二） 与非门74LS00的逻辑功能测试 （三） 或非门74LS02的逻辑功能测试 （四） 与非门74LS20的逻辑功能测试 （五） 异或门74LS86的逻辑功能测试 实验二 复合逻辑电路功能的实现测试 实验-6 （一） 用与非门组成异或门并测试验证其功能

  3. 所属分类：讲义

    • 发布日期：2018-11-27
    • 文件大小：737280
    • 提供者：qq_41614770

  1. NAIS PLC中文手册第二章基本指令(3).pdf

  2. NAIS PLC中文手册第二章基本指令(3)pdf,NAIS PLC中文手册第二章基本指令(3)(4)当经过值区(EV)的值达釗零时,同号的定时器触点(T)变为0N。 SV5 EV5 XOTMX5K30 30 ④递减操作结束 Y10 关于设定值区(SⅥ)和经过值区(V)的说明,请参阅相关章节。 定时器指令应用示例 定时器的串联 梯形图程序 布尔形式 时序图 STx 0 Xo off X0厂TMX0.K30rTMx1K20 TMX 0 K n To off TMX 凸 K ST T 0TY10 S

  3. 所属分类：其它

    • 发布日期：2019-10-20
    • 文件大小：616448
    • 提供者：weixin_38743737

  1. 模电 数电 单片机笔试及面试问题.pdf

  2. 该文档包括数电、模电、单片机、计算机原理等笔试问题，还讲解了关于面试的问题该如何解答，对大家有一定的帮助电流放大就是只考虑输岀电流于输入电流的关系。比如说,对于一个uA级的信号,就需要放大后才能驱动 一些仪器进行识别(如生物电子),就需要做电流放大 功率放大就是考虑输出功率和输入功率的关系。 其实实际上,对于任何以上放大,最后电路中都还是有电压,电流,功率放大的指标在,叫什么放大,只 是重点突出电路的作用而已。 15.推挽结构的实质是什么? 般是指两个三极管分别受两互补信号的控制,总是在一个三极

  3. 所属分类：嵌入式

    • 发布日期：2019-10-12
    • 文件大小：664576
    • 提供者：fromnewword

  1. LATTICE开发板原理图测试代码软件使用以及中文资料2.pdf

  2. [原创] LATTICE开发板原理图测试代码软件使用以及中文资料 [复制链接]器件的主要特性 非易失,无限次重构 瞬时上电,数微秒 单片,无外部配置存储器 很高的设计安全性,不能戳取位流 用数毫秒重构基于SRM的逻辑 通过系统配置和JTAG口对SRM和非易失存储器编程 支持非易失存储跽的后台编程 睡眠模式 静态电流减小100倍 TransFR重构 系统正常工作时,可进行现场更新逻辑 大量I/0 -256到2280查找表 73到271个I/(0,有多种封装选择 支持密度迂移 无铅的、符合ROHS标

  3. 所属分类：专业指导

    • 发布日期：2019-08-31
    • 文件大小：456704
    • 提供者：drjiachen

  1. d触发器时序图怎么画

  2. d触发器时序图怎么画 D触发器就是把信号延迟一个时钟周期，T触发器是翻转触发器。 D触发器（data flip-flop或delay flip-flop。）该触发器由6个与非门组成，其中G1和G2构成基本RS触发器。电平触发的主从触发器工作时，必须在正跳沿前加入输入信号。如果在CP......

  3. 所属分类：其它

    • 发布日期：2020-07-18
    • 文件大小：32768
    • 提供者：weixin_38713450

  1. 同步D触发器时序原理

  2. 为了避免同步RS触发器的输入信号同时为1，可以在S和R之间接一个“非门”，信号只从S端输入，并将S端改称为数据输入端D，如图15-8所示。这种单输入的触发器称为同步D触发器，也称D锁存器。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：69632
    • 提供者：weixin_38558659

  1. 基于数据选择器和D触发器的多输入时序电路设计

  2. 在SSI时序逻辑电路设计中，遵循的设计准则是：在保证所设计的时序逻辑电路具有正确功能的前提下，触发器的激励函数应最小化，从而简化电路结构。用卡诺图法或公式法化简触发器的激励函数，在多输入变量时相当繁琐甚至难以进行。因此，需要寻求多输入时序逻辑电路简捷设计方法。本文给出多输入变量时序逻辑网络的一种新型结构：将D触发器和数据选择器进行组合，构成既有存储功能又有数据选择功能的多输入时序网络，并给出设计过程中不需要进行函数化简的设计技术。 　　1 基本原理 　　1．1 基本多输入时序网络 　　1．

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：229376
    • 提供者：weixin_38692043

  1. 元器件应用中的集成触发器和锁存器

  2. 触发器是构成时序逻辑电路的基本单元，触发器按逻辑功能分为RS触发器、JK触发器、D触发器、T触发 器和T′触发器等多种类型；按其电路结构分为主从型触发器和维持阻塞型触发器等。 　　1．JK触发器 　　（1）JK触发器符号及功能 　　JK触发器有两个稳定状态：一个状态是Q＝1，Q=0，称触发器处于“1”态，也叫置位状态；另一个状态 是Q＝0，Q＝1，称触发器处于“0”态，也叫复位状态。JK触发器具有“置0”、“置1”、保持和翻转功 能，符号如图l所示。 　　反映JK触发器的Qn和Qn、J、

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：276480
    • 提供者：weixin_38724663

  1. CMOS传输门的边沿触发器电路结构及工作原理

  2. CMOS D触发器足主-从结构形式的一种边沿触发器，CMOS T型触发器、JK触发器、计数单元、移位单元和各种时序电路都由其组成，因此仪以CMOS D触发器为例进行说明。 　　图1是用CMOS传输门和反相器构成的D触发器，反相器G1、G2和传输门TG1、TG2组成了主触发器，反相器G3、G4和传输门TG3、TG4组成了从触发器。TG1和TG3分别为主触发器和从触发器的输入控制门。反相器G5、G6对时钟输入信号CP进行反相及缓冲，其输出CP和CP′作为传输门的控制信号

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：239616
    • 提供者：weixin_38656297
« 12 »