注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. VHDL 程序举例打包，应该有你想要的

  2. VHDL 程序举例 文件夹中包括下面程序 -------------------------------------------------------------------------------- NOTE：该程序参考FPGA中文网站 重要说明：不同软件对VHDL语法的支持范围是不一样的，以下程序中的某些语句可能不能运行在所有的软件平台之上，因此程序可能要作一些修改，同时务必注意阅读程序中的注释。以下部分程序为txt格式，请自行另存为vdh后缀的文件。有些EDA软件要求ENTITY的名称

  3. 所属分类：网络攻防

    • 发布日期：2009-07-23
    • 文件大小：43008
    • 提供者：engddy

  1. 74系列芯片名称及解释

  2. 74系列芯片名称及解释 型号 内容 ---------------------------------------------------- 74ls00 2输入四与非门 74ls01 2输入四与非门 (oc) 74ls02 2输入四或非门 74ls03 2输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/驱动 器(oc,30v) 74ls07 六高压输出缓冲器/驱动器(oc,30v) 74ls08 2输入四与门 74ls09

  3. 所属分类：嵌入式

    • 发布日期：2009-07-27
    • 文件大小：11264
    • 提供者：txwlltt

  1. Verilog实例（经典135例）

  2. 很实用的Verilog实例！ 目录：王金明：《Verilog HDL程序设计教程》程序例子，带说明。 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波

  3. 所属分类：嵌入式

    • 发布日期：2009-09-08
    • 文件大小：130048
    • 提供者：kevinsjtu

  1. 四路数字集成电路抢答器的电路制作与调试

  2. 工厂、学校和电视台等单位常举办各种智力比赛，抢答器是必要设备。抢答器是一名公正的裁判员，它的任务是从若干名参赛者中确定出最先的抢答者。 　　本项目主要学习几种七段数码显示器、译码器、编码器、D触发器等常用集成组合逻辑器件的工作原理、逻辑功能测试方法及其应用。

  3. 所属分类：专业指导

    • 发布日期：2009-09-15
    • 文件大小：2097152
    • 提供者：dljam

  1. 计算机组成原理 练习题与答案 本科

  2. 本科生期末试卷十三 一、 选择题（每小题1分，共10分） 1． 计算机硬件能直接执行的只有______。 A.符号语言 B 机器语言 C 汇编语言 D 机器语言和汇编语言 2． 假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是______。 A.11001011 B.11010110 C.11000001 D.1100100 3． 运算器的主要功能是进行______。 A.逻辑运算 B.算术运算 C.逻辑运算与算术运算 D.初等 函数的运算 4． 某计算机字长16位，它的存贮

  3. 所属分类：C

    • 发布日期：2009-11-16
    • 文件大小：3145728
    • 提供者：kdjfkljasdf

  1. 数字电路实验（共 21 个实验）

  2. 本书第一章为数字电路实验基础知识，主要介绍电子电路的实验要求，电路的安装、调试等技术。第二章为数字电路实验，共有 15 个实验，采用以数字实验箱、电子实验设备为工作平台进行电路实验的传统实验方法。第三章为计算机辅助实验，共有 6个实验，主要以 CPU为工作平台，通过电子电路仿真软件进行电路的仿真实验。 本书所列实验共 21 个。其中基本实验有 4 个： “实验仪器的使用及门电路逻辑功能的测试”、“OC门与TS门”、“波形的产生及单稳态触发器”、“数字电路逻辑功能的测试” 。前3 个为传统实验方

  3. 所属分类：嵌入式

    • 发布日期：2009-12-01
    • 文件大小：5242880
    • 提供者：zjh1109

  1. Verilog_HDL教程

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2009-12-21
    • 文件大小：4194304
    • 提供者：yanlihui13579

  1. 数电课程设计 六路抢答器的设计

  2. 由电路的输入功能，为六路输入，优先的顺序，选用8线-3线优先编码器74LS148，优先选择后，用锁存器将编号锁存，再编号译码显示。这里锁存器用D触发器和RS触发器。译码显示用BCD-七段显示译码器，形成的LED灯显示的数字即为选手编号

  3. 所属分类：专业指导

    • 发布日期：2010-01-09
    • 文件大小：241664
    • 提供者：numberrongbo

  1. 医院病人紧急呼叫系统

  2. 用D锁存器锁存再通过一个8线—3线优先编码器4532对模拟病房号编码，再通过译码器4511译出模拟的最高级病房号，当有病房呼叫时信号通过译码器和逻辑门触发由555构成的单稳态触发器从而发出5秒钟的呼叫声。由呼叫信号控制晶闸管从而控制对应病房报警灯的关亮。以上按触发器复位键S可复位。整个系统可拆分成三个部分：5秒呼叫模块，优先编码显示模块，呼叫显示模块，这些可完成本实验基本功能。

  3. 所属分类：专业指导

    • 发布日期：2010-01-12
    • 文件大小：799744
    • 提供者：lgy19880702

  1. 毕业课程设计彩灯控制器设计

  2. 彩灯控制器的电路由编码发生电路、控制电路（脉信号产生电路）和输出驱动电路三部分构成。编码电路根据花形需要，按节拍送出8位状态编码信号，以控制彩灯按规律亮或灭，控制电路为编码器提供所需的节拍脉冲和驱动信号，控制整个系统工作

  3. 所属分类：专业指导

    • 发布日期：2011-03-09
    • 文件大小：154624
    • 提供者：vampireempty

  1. verilog HDL设计实例

  2. 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行块产生信号波形 【例 5.7】持续赋值方式定义的 2 选

  3. 所属分类：专业指导

    • 发布日期：2011-06-14
    • 文件大小：158720
    • 提供者：wwe12580

  1. 四人抢答器课程设计报告

  2. 用面包板制作四人抢答器 四人智力竞赛抢答器 一、设计目的 1.掌握四人智力竞赛抢答器电路的设计、组装与调试方法。 2.熟悉数字集成电路的设计和使用方法。 二、设计任务与要求 1、设计任务 设计一台可供4名选手参加比赛的智力竞赛抢答器。 用数字显示抢答倒计时间，由“9”倒计到“0”时，无人抢答，蜂鸣器连续响1秒。选手抢答时，数码显示选手组号，同时蜂鸣器响1秒，倒计时停止。 2、设计要求 (1)4名选手编号为：1，2，3，4。各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。

  3. 所属分类：其它

    • 发布日期：2013-07-03
    • 文件大小：162816
    • 提供者：u011287168

  1. 电梯楼层控制显示

  2. 利用D触发器74LS74作为控制电梯按钮（即触发电平），经过编码器74LS148及比较器74LS85、锁存器C373、计数器74LS192来实现其电梯控制功能。采用DCLOCK的功能来实现电梯上行下行所需要的时间，利用BCD数码管显示楼层所在的数。

  3. 所属分类：专业指导

    • 发布日期：2013-07-04
    • 文件大小：607232
    • 提供者：u011308783

  1. 具体程序 VHDL程序实例

  2. 程序中主要包括： 最高优先级编码器 8位相等比较器 三人表决器 加法器描述 8位总线收发器 地址译码 多路选择器 LED七段译码 多路选择器 双2－4译码器 多路选择器 汉明纠错码编码器 双向总线 汉明纠错吗译码器 三态总线 时序逻辑： 四D触发器 用状态机实现的计数器 简单的锁存器 各种功能的计数器 简单的12位寄存器 通用寄存器 带load、clr等功能的寄存器 带三态输出的8位D寄存器 移位寄存器 存储器举例 状态机举例 一个简单的状态机 莫尔型状态机1 使用列举类型的状态机 莫尔型状态

  3. 所属分类：网络攻防

    • 发布日期：2009-02-25
    • 文件大小：20480
    • 提供者：rxiaolu

  1. 增量式光电编码器鉴相和计数

  2. 本程序思想为：增量式编码器的AB两相信号通过D触发器输出高低电平，再把A相脉冲接到外部中断0触发，当触发中断时判断D触发器的高低电平（即正反）然后进行加减计数，此方法结合软硬件，计数准确可靠，成本低廉，运行速度快。

  3. 所属分类：C

    • 发布日期：2018-07-10
    • 文件大小：2048
    • 提供者：qq_32828535

  1. 实验四 编译码器、触发器及数码管 显示实验.pdf

  2. 1.编码、译码、显示电路的设计——填写表格：当 D0~D7 依次输入有效值时，A0~A2 对 应值以及数码管显示的值。 2.触发器 74LS74 74LS7 功能测试 （1）、画出复位端有效时的波形； （2）、画出置 1 端有效时的波形； （3）、画出 CLK 有效时，D 端输入不同值时的波形。 3.使用 2 个 D 触发器组成 2 分频电路 （1）、描述分频原理； （2）、画出波形；

  3. 所属分类：嵌入式

    • 发布日期：2020-03-14
    • 文件大小：1048576
    • 提供者：forest_one

  1. 八路智能抢答器.ms14

  2. （1）抢答器按钮：改变输入的电平信号，低电平有效。 （2）优先编码电路：把输入的高低电平信号编码，74LS148优先编码器及8—3编码器，输出3位2进制数，以代表不同的低电平信号。 （3）锁存器：用的是D触发器，第四个除用来输出2进制数的最高位外，还用于控制信号的锁定，即触发或锁定触发器的工作状态。 （4）数码显示器：用带译码功能的数码管。使用简单、方便 。 （5）主持人控制开关：用来清零和开始工作，设置一个指示灯，当指示灯亮表示开始，灭了表示开关闭合主持人清零。 （6）控制电路：除了第四个D触

  3. 所属分类：其它

    • 发布日期：2020-07-02
    • 文件大小：325632
    • 提供者：m0_45068915

  1. RZI码编码器设计与实现.rar

  2. RZI码编码器设计与实现以COP2000实验仪和FPGA实验板为硬件平台，采用Xilinx foundation f3.1设计工具和COP2000仿真软件，设计实现3/16RZI码编码器，将输入的的数字序列变成3/16RZI码输出，总电路图有D触发器及其一些逻辑门电路组成，整体有两级的芯片组成，逻辑门电路和触发器等逻辑部件组成的电路将给定的输入数字序列按3/16RZI码输出的电路。3/16RZI码是输入的二进制数为一时全部为高，输入二进制数为零时有3/16为高，其余全部为低。

  3. 所属分类：其它

    • 发布日期：2020-07-11
    • 文件大小：611328
    • 提供者：u012429555

  1. 316RZI解码器的设计与实现.rar

  2. 采用移位寄存器并行输入的形式，将周期为16的高低电平送入寄存器中，唯一寄存器有16个D触发器组成，第一个D触发器接收信号，其余的每个触发器均与前面触发器的Q端相连。 3/16RZI解码器的编码规则为“0”对应的16个电平中第7,8,9位为高电平，其余为低电平。 “1”对应的16个电平均为高电平。我们通过解码，将其转化为“0”对应16个低电平，“1” 对应16个高电平。

  3. 所属分类：其它

    • 发布日期：2020-07-11
    • 文件大小：551936
    • 提供者：u012429555

  1. 使用D触发器制作正交编码器的鉴相电路

  2. 我们在做伺服电机控制的时候，一般会用到正交编码器做速度和位置的反馈控制，这里只提增量式正交编码器，其输出一共有三根线，即A相、B相和Index相。

  3. 所属分类：其它

    • 发布日期：2020-08-10
    • 文件大小：107520
    • 提供者：weixin_38569515
« 12 3 4 »