您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. PCB布局合理性经验总结

  2. PCB布局合理性经验总结 一块优秀的电路板,除了在实现电路原理功能之外,还要考虑EMI,EMC,ESD,信号完整性等电气特性,也要考虑机械结构,大功耗芯片的散热问题,在这基础上再考虑电路板美观问题。所以,PCB板布线是门艺术,具体而言是门折衷的艺术。在开始学习摸索PCB布线之前,或许您会在各式各样的参考书中看见各式各样的PCB板布线的规则,即使许多规则在一定程度上会是有相同的内涵,可是在不同的实际布板实践中会有不同的侧重点,甚至规则之间会产生冲突。举个例子:规则一信号传输的路径越短越好,规则二
  3. 所属分类:嵌入式

    • 发布日期:2009-06-20
    • 文件大小:7168
    • 提供者:frankxiang2008
  1. DDR硬件和布线介绍

  2. 飞思卡尔的ddr布线规则介绍,pdf版,可以参考
  3. 所属分类:专业指导

    • 发布日期:2010-03-30
    • 文件大小:839680
    • 提供者:wsqylly
  1. ddr2布线要求资料

  2. ddr2布线 英文PDF资料 指导布线规则
  3. 所属分类:专业指导

    • 发布日期:2010-05-21
    • 文件大小:587776
    • 提供者:gonggan110
  1. DDR2 SDRAM SPECIFICATION及Freescale的DDR布线规则

  2. JEDEC STANDARD JESD79-2C JEDEC STANDARD JESD79-2E SPECIALITY DDR2-1066 SDRAM JESD208 Freescale Semiconductor_Hardware and Layout Design Considerations for DDR2 SDRAM
  3. 所属分类:C

    • 发布日期:2010-06-25
    • 文件大小:8388608
    • 提供者:wikiforme
  1. DDR PCB 布线参考

  2. DDR 布线设计规则参考,对正在进行高速PCB布线的人应该有用
  3. 所属分类:硬件开发

    • 发布日期:2011-11-24
    • 文件大小:771072
    • 提供者:zhd416
  1. DDR高速布线规则

  2. DDR高速布线规则,基本的几个要点,那些需要等长,差分
  3. 所属分类:嵌入式

    • 发布日期:2011-12-06
    • 文件大小:25600
    • 提供者:love44570510
  1. DDR 布线规则

  2. 很好的讲解DDR布线的资料!
  3. 所属分类:硬件开发

    • 发布日期:2011-12-08
    • 文件大小:1048576
    • 提供者:maggieanxin
  1. ALLEGRO 高级约束规则 _ .pdf

  2. ALLEGRO约束规则_ .pdf 在进行高速布线时,一般都需要进行线长匹配,这时我们就需要设置好 constraint 规则,并将这些规则分配到各类 net group 上。下面以 ddr 为例,具体说明这些约束设置的具体步骤。 1. 布线要求 DDR 时钟: 线宽 10mil,内部间距 5mil,外部间距 30mil,要求差分布线,必需精确匹配差分对走线误差,允许在+20mil 以 内 DDR 地址、片选及其他控制线:线宽 5mil,内部间距 15mil,外部间距 20mil,应走成菊花链
  3. 所属分类:硬件开发

    • 发布日期:2013-04-23
    • 文件大小:1048576
    • 提供者:yuanqing17
  1. ddr布线规则

  2. ddr布线规则
  3. 所属分类:其它

    • 发布日期:2013-05-07
    • 文件大小:587776
    • 提供者:u010600220
  1. ddr布局布线约束设置

  2. ddr布局布线约束设置,利用cadence约束设置规则对DDR设计进行约束
  3. 所属分类:硬件开发

    • 发布日期:2013-07-21
    • 文件大小:1048576
    • 提供者:u011467632
  1. 了解 TI 的 PCB 布线规则为基础的 DDR 时序规范

  2. 了解 TI 的 PCB 布线规则为基础的 DDR 时序
  3. 所属分类:硬件开发

    • 发布日期:2014-03-24
    • 文件大小:96256
    • 提供者:u014255386
  1. DDR内存布线规则

  2. DDR 的布线直接影响着信号完整性,本文档主要讲述内存颗粒布线的规则,以镁光的器件为蓝本详细解析了DDR布线的原则和信号匹配注意事项。
  3. 所属分类:硬件开发

    • 发布日期:2014-11-08
    • 文件大小:423936
    • 提供者:u011338584
  1. DDR布局布线规则与实例【中为电子科技工作室】

  2. DDR属于高速电子电路范畴,在Layout时需要做等长处理,本文介绍了DDR的布局布线规则,图文并茂,易学易懂。
  3. 所属分类:硬件开发

    • 发布日期:2015-02-04
    • 文件大小:4194304
    • 提供者:u010315448
  1. DDR2Layout指导手册

  2. DDR2Layout指导手册 DDR布线通常是一款硬件产品设计中的一个重要的环节,也正是因为其重要性,网络上也有大把的人在探讨DDR布线规则,有很多同行故弄玄虚,把DDR布线说得很难,我在这里要反其道而行之,讲一讲DDR布线最简规则与过程。 如果不是特别说明,每个步骤中的方法同时适用于DDR1,DDR2和DDR3。PCB设计软件以Cadence Allgro 16.3为例。 第一步,确定拓补结构(仅在多片DDR芯片时有用) 首先要确定DDR的拓补结构,一句话,DDR1/2采用星形结构,DDR3
  3. 所属分类:硬件开发

    • 发布日期:2018-04-20
    • 文件大小:2097152
    • 提供者:fanpeng314
  1. DDR设计规则

  2. 该资料为大家介绍DDR的布线规则,拥有较好的信号完整性
  3. 所属分类:硬件开发

    • 发布日期:2018-05-21
    • 文件大小:3145728
    • 提供者:liuhai_cs
  1. DDR布线规则与过程

  2. 讲述DDR颗粒从布局到布线的一些实践经验,有效的帮助初学者提高对高速芯片布局布线的理解。
  3. 所属分类:硬件开发

    • 发布日期:2018-05-31
    • 文件大小:1048576
    • 提供者:sramer
  1. DDR布局布线规则与实例【中为电子科技工作室】

  2. ddr3的布线规则 框图规则设置 T型拓扑和fly-by的区别 以及阻抗控制等
  3. 所属分类:讲义

    • 发布日期:2018-08-10
    • 文件大小:4194304
    • 提供者:jellymaomao
  1. DDR3布线规则指导 - zhufu.pdf

  2. DDR3, DDR4布线中采用的是并行数据,比如并行的地址线,控制线,数据线,数据线的传输速率非常高,达到1G以上,2G等。对并行数据布线规则非常严格。本资源对DDR3布线做了总结,值得一看。
  3. 所属分类:嵌入式

    • 发布日期:2020-04-27
    • 文件大小:4194304
    • 提供者:zf8098
  1. DDR3布局布线规则与实例.pdf

  2. DDR3 在布线中十分重要,它必须考虑阻抗匹配问题,通常单端为 50Ω,差分 100Ω。 图 3 给出了 DDR 及其去耦电容的最终布局,其中左图是顶层布局,右图为底层布局,共计 4 片 DDR3 芯片,顶层、底层各两片。 DDR 应该尽量靠近 CPU,这样可以减小寄生参数和传 播延时。
  3. 所属分类:嵌入式

    • 发布日期:2020-06-20
    • 文件大小:8388608
    • 提供者:weixin_46057817
  1. PCB小识——DDR布线规则与过程

  2. DDR布线通常是一款硬件产品设计中的一个重要的环节,也正是因为其重要性,网络上也有大把的人在探讨DDR布线规则,有很多同行故弄玄虚,把DDR布线说得很难,我在这里要反其道而行之,讲一讲DDR布线最简规则与过程。
  3. 所属分类:其它

    • 发布日期:2020-07-20
    • 文件大小:80896
    • 提供者:weixin_38721652
« 12 »