注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA异步FIFO设计中的问题与解决办法.PDF

  2. FPGA异步FIFO设计中的问题与解决办法.PDF

  3. 所属分类：硬件开发

    • 发布日期：2009-10-13
    • 文件大小：211968
    • 提供者：wu501664470

  1. 基于多时钟域的异步FIFO设计

  2. 摘要：在大规模集成电路设计中，一个系统包含了很多不相关的时钟信号，当其目标域时钟与源域时钟不同时，如何 在这些不同域之间传递数据成为了一个重要问题。为了解决这个问题，我们可以用一种异步FIFO（先进先出）存储器 来实现。本文介绍了一种利用格雷码指针实现在多时钟域传递数据的FIFO 设计

  3. 所属分类：专业指导

    • 发布日期：2009-12-01
    • 文件大小：176128
    • 提供者：zwcs0801

  1. FPGA异步FIFO设计中的问题与解决办法

  2. FPGA异步FIFO设计中的问题与解决办法FPGA异步FIFO设计中的问题与解决办法FPGA异步FIFO设计中的问题与解决办法FPGA异步FIFO设计中的问题与解决办法

  3. 所属分类：硬件开发

    • 发布日期：2010-04-02
    • 文件大小：1048576
    • 提供者：toumingzao_A

  1. 同步异步FIFO设计

  2. 同步异步FIFO设计，采用双端口RAM，内涵源代码及其注释

  3. 所属分类：专业指导

    • 发布日期：2010-04-26
    • 文件大小：18432
    • 提供者：hugh709

  1. 一中异步fifo设计与优化

  2. 很好的一个异步fifo设计，并简单介绍了亚稳态问题，并提出了解决的办法，对于初学者来说，很有用，希望能给大家帮助

  3. 所属分类：嵌入式

    • 发布日期：2011-04-07
    • 文件大小：750592
    • 提供者：fangbo504571

  1. 一种基于格雷码的fifo设计

  2. 本文主要介绍了一种FIFO的设计方法，即一种基于格雷码的fifo设计。格雷码具有稳定性。

  3. 所属分类：其它

  1. 基于verliog的 异步fifo设计

  2. 基于verliog的异步fifo设计，利用verliog编写，经过自己测试，可以放心使用

  3. 所属分类：硬件开发

    • 发布日期：2012-11-21
    • 文件大小：2048
    • 提供者：chenyuxxh

  1. 基于Verilog HDL的异步FIFO设计与实现

  2. 基于Verilog HDL的异步FIFO设计与实现

  3. 所属分类：硬件开发

    • 发布日期：2012-12-20
    • 文件大小：692224
    • 提供者：skyscraper1234

  1. 异步fifo设计

  2. 异步fifo设计，包含时钟域的转换，格雷码编码等

  3. 所属分类：硬件开发

    • 发布日期：2013-05-12
    • 文件大小：181248
    • 提供者：u010660222

  1. 异步FIFO设计的源代码，工程，仿真波形

  2. 异步FIFO设计的源代码，工程，仿真波形 verilog

  3. 所属分类：硬件开发

    • 发布日期：2019-08-24
    • 文件大小：60416
    • 提供者：drjiachen

  1. 基于Verilog HDL的异步FIFO设计与实现

  2. 本文提出一种新颖的异步FIFO设计方案，它通过先比较读写地址并结合象限检测法产生异步的空/满标志，再把异步的空/满标志同步到相应的时钟域。通过仿真验证，该方法是稳定有效的。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：90112
    • 提供者：weixin_38692100

  1. 在FPGA中基于信元的FIFO设计方法

  2. 本文提供了一种基于信元的FIFO设计方法以供设计者在适当的时候选用。这种方法也适合于不定长包的处理。

  3. 所属分类：其它

    • 发布日期：2020-08-02
    • 文件大小：71680
    • 提供者：weixin_38551431

  1. 基于VHDL和FPGA的非对称同步FIFO设计实现

  2. 基于VHDL和FPGA的非对称同步FIFO设计实现,FIFO是一种常用于数据缓存的电路器件，可应用于包括高速数据采集、多处理器接口和通信中的高速缓冲等各种领域。然而在某些应用，例如在某数据采集和处理系统中，需要通过同步FIFO来连接8位A/D和16位数据总线的MCU，但

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：75776
    • 提供者：weixin_38650379

  1. 异步FIFO设计

  2. 异步FIFO设计_电子技术交流网本文介绍如何应用美国QUICKLOGIC公司的QUICKRAM器件设计高速、高可靠异步FIFO（Asynchronous FIFO）。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：67584
    • 提供者：weixin_38607908

  1. 基于VHDL的异步FIFO设计

  2. 摘要：FIFO经常应用于从一个时钟域传输数据到另一个异步时钟域。为解决异步FIFO设计过程中空满标志判断难以及FPGA亚稳态的问题，提出一种新颖的设计方案，即利用格雷码计数器(每次时钟到来仅有1位发生改变)表示读／写

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：262144
    • 提供者：weixin_38681301

  1. 在FPGA中基于信元的FIFO设计方法

  2. 设计工程师通常在FPGA上实现FIFO(先进先出寄存器)的时候，都会使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其针对性变差，某些情况下会变得不方便或者将增加硬件成本。此时，需要进行自行FIFO设计。本文提供了一种基于信元的FIFO设计方法以供设计者在适当的时候选用。这种方法也适合于不定长包的处理。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：90112
    • 提供者：weixin_38723683

  1. Camera Link接口的异步FIFO设计与实现

  2. 介绍了异步FIFO在Camera Link接口中的应用，将Camera Link接口中的帧有效信号FVAL和行有效信号LVAL引入到异步FIFO的设计中。分析了FPGA中设计异步FIFO的难点，解决了异步FIFO设计中存在的两个关键问题：一是尽量降低电路中亚稳态的出现概率；二是如何产生空、满等相应的控制信号。为Camera Link接口提供了稳定的视频数据及控制信号。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：294912
    • 提供者：weixin_38631197

  1. 激光告警系统的异步FIFO设计

  2. 介绍了在激光告警系统中采用异步FIFO解决A/D数据采样与FPGA数据处理模块之间的不同速率匹配问题。在分析异步FIFO设计难点基础上，提出利用Gray码计数器作为读写地址编码，有效地同步了异步信号，避免了亚稳态现象的产生，给不同速率间的数据传输提供了一种有效的解决方案。同时采用Verilog语言描述，提高了硬件设计的可移植性，减少了系统的复杂性，提高了激光告警接收系统的可靠性。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：344064
    • 提供者：weixin_38716460

  1. EDA/PLD中的基于FPGA内部的FIFO设计

  2. 在FPGA设计中，内部的FIFO设计是 个不可或缺的内容，其设计的质师会直接影响FPGA的逻辑容量和时序。在Xilinx中的某些高端器件是内置的FIFO控制器，在coregen中可以直接产生这的硬FIFO控制器， 强烈建议能够使用硬的HFO控制器的场合，直接的好处足节省逻辑资源和提高逻辑速度，对于绝大部分的HFO设计，推荐使用Xili coregm产生。这样可以保证功能正确，对于需要定制FIFO控制器的场合请小心。 　　下面将结合coregn来说明如何设计一个FIFO 　　产生FIFO时应使

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：577536
    • 提供者：weixin_38742656

  1. EDA/PLD中的在FPGA中基于信元的FIFO设计方法

  2. 设计工程师通常在FPGA上实现FIFO(先进先出寄存器)的时候，都会使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其针对性变差，某些情况下会变得不方便或者将增加硬件成本。此时，需要进行自行FIFO设计。本文提供了一种基于信元的FIFO设计方法以供设计者在适当的时候选用。这种方法也适合于不定长包的处理。 　　FIFO在数字通讯芯片领域中有两个主要的作用，缓冲数据和隔离时钟。对于FIFO的设计，最关键的问题是如何实现RAM的读写双方的信息交换。一般情况下，设计者都直接调

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：87040
    • 提供者：weixin_38720997
« 12 3 4 5 6 7 8 9 10 ... 48 »