注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA 七段数码管动态显示电路设计

  2. FPGA 七段数码管动态显示电路设计,QuartusII软件运行成功。

  3. 所属分类：硬件开发

    • 发布日期：2009-11-21
    • 文件大小：263168
    • 提供者：forsiny

  1. 基于FPGA的SOPC嵌入式系统设计与典型实例光盘实例2 DMA_UART-SDRAM

  2. 内容简介《基于FPGA的SOPC嵌入式系统设计与典型实例》全书通过核心技术与典型实例的形式，全面系统、深入浅出地介绍了基于FPGA的嵌入式SOPC系统设计技术与应用实例。全书共分14章，第1～3章简要介绍了FPGA硬件结构知识、VerilogHDL编程基础、FPGA常用开发工具，引导读者入门；第4～7章重点对嵌入式SOPC系统设计技术进行了细致阐述，内容包括：SOPC硬件系统开发、SOPC软件系统开发、Avalon总线规范、NiosII外围设备及其编程；第8～14章通过7个典型实例，对基于FP

  3. 所属分类：硬件开发

    • 发布日期：2010-03-11
    • 文件大小：10485760
    • 提供者：ayi711

  1. EDA fpga七段数码管

  2. EDA fpga七段数码管EDA fpga七段数码管

  3. 所属分类：硬件开发

    • 发布日期：2010-06-23
    • 文件大小：228352
    • 提供者：heqiuya

  1. 七段数码管时钟显示的硬件实现verilog

  2. 七段数码管时钟显示的verilog源代码，已做过FPGA验证。

  3. 所属分类：硬件开发

    • 发布日期：2010-11-08
    • 文件大小：8388608
    • 提供者：FPGASOPC

  1. 实验一 七段数码显示译码器

  2. 7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。但为了简化过程，首先完成7段BCD码译码器的设计。如图3-1作为7段BCD码译码器，输出信号LED7S的7位分别接如图3-1数码管的7个段，高位在左，低位在右。例如当LED7S输出为“1101101”时，数码管的7个段：g、f、e、d、c、b

  3. 所属分类：C

    • 发布日期：2010-12-08
    • 文件大小：377856
    • 提供者：XUQIWEN1

  1. VHDL实验4 _七段数码管译码扫描显示

  2. 里面有详细的实验准备、实验内容步骤、实验程序分析、实验结果等.

  3. 所属分类：硬件开发

    • 发布日期：2011-02-27
    • 文件大小：1048576
    • 提供者：liwenxuan001

  1. EDA实验报告 七段数码显示译码器的设计

  2. 7段数码管是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。

  3. 所属分类：专业指导

    • 发布日期：2011-05-19
    • 文件大小：178176
    • 提供者：xiancc

  1. 4位七段数码管动态显示系统设计FPGA实现

  2. 4位七段数码管动态显示系统设计FPGA实现

  3. 所属分类：嵌入式

    • 发布日期：2011-06-09
    • 文件大小：195584
    • 提供者：window1115

  1. 我的课设基于FPGA的洗衣机控制器 verilog hdl 语言描述

  2. 设计制作一个洗衣机的正反转定时控制线路。 1）控制洗衣机的电机作如下运转 定时开始――正转10S――暂停5S――反转10S――暂停5S――定时到停止 2）用2位七段数码管显示定时时间（S）。

  3. 所属分类：C/C++

    • 发布日期：2011-07-17
    • 文件大小：1048576
    • 提供者：jiangminjun007

  1. PS2键盘驱动程序VHDL仿真课设FPGA报告（附代码）

  2. 键盘上的每一个键都有两个唯一的数值进行标志。为什么要用两个数值而不是一个数值呢？这是因为一个键可以被按下，也可以被释放。当一个键按下时，它们产生一个唯一的数值，当一个键被释放时，它也会产生一个唯一的数值，我们把这些数值都保存在一张表里面，到时候通过查表就可以知道是哪一个键被敲击，并且可以知道它是被按下还是被释放了。这些数值在系统中被称为键盘扫描码。本课程设计目的旨在使用Altera公司的EPM144C5系列的FPGA芯片，利用开发板PS2键盘接口等资源，实现一个键盘驱动程序。以达到外接键盘按键

  3. 所属分类：其它

    • 发布日期：2011-12-25
    • 文件大小：158720
    • 提供者：massacreformash

  1. eda 7段数码管驱动游动蛇

  2. 用FPGA芯片和七段数码管实现游动蛇 我们EDA课上做的 绝对经典 可以运行 适合初学者

  3. 所属分类：硬件开发

    • 发布日期：2012-09-22
    • 文件大小：43008
    • 提供者：renjianrenyan

  1. 用7段共阳数码管做的时钟 verilog程序

  2. 用7段共阳数码管做的时钟 verilog程序 // 时钟用4个数码管显示，显示秒和分，修改一下可以加上时或跑秒 // sys_clk为系统时钟：50MHz // seg_dat为输出给数码管的8个1bit信号 // seg_sl 为数码管位选通

  3. 所属分类：硬件开发

    • 发布日期：2013-12-04
    • 文件大小：3072
    • 提供者：ab120053622

  1. 用ISE综合的七段数码管的显示工程

  2. 在Xilinx的FPGA上用单口ROM存储八位数据然后在共阳极七段数码管上显示存储的数据的例子。开发环境是ISE，语言是verilog HDL

  3. 所属分类：硬件开发

    • 发布日期：2014-06-01
    • 文件大小：283648
    • 提供者：u011960535

  1. 七段数码管动态显示IP的研究及设计

  2. 关于FPGA的七段数码管动态显示IP的研究及设计。

  3. 所属分类：其它

    • 发布日期：2014-08-07
    • 文件大小：734208
    • 提供者：senco_zheng

  1. 基于FPGA的DS18b20温度检测verilog

  2. 基于FPGA-verilog的DS18b20温度检测，七段数码管显示

  3. 所属分类：硬件开发

  1. Verilog编写的七段数码管显示的源码

  2. 用Verilog实现FPGA七段数码管的显示。

  3. 所属分类：嵌入式

    • 发布日期：2014-12-25
    • 文件大小：2048
    • 提供者：akeron

  1. VERILOG入门实验四 基于FPGA的键盘控制七段数码管+蜂鸣器实验指导

  2. VERILOG入门实验四 基于FPGA的键盘控制七段数码管+蜂鸣器实验指导，FPGA初学者必下

  3. 所属分类：讲义

    • 发布日期：2015-05-25
    • 文件大小：4194304
    • 提供者：loveyansq

  1. 4位七段数数码管显示

  2. 仪器设备：逻辑设计与FPGA实验仪一套、装有ISE的PC机一台 内容：按键增加、去抖动

  3. 所属分类：其它

    • 发布日期：2019-07-28
    • 文件大小：216064
    • 提供者：qq_40927742

  1. 基于NiosⅡ软核处理器的七段数码管动态显示设计

  2. SOPC(System On Programmable Chip)技术是美国Altera公司于2000年最早提出的，并同时推出了相应的开发软件Quartus II。SOPC是基于FPGA解决方案的SOC(System On Chip)，构成SOPC的方案也有多种。第一种是基于FPGA嵌入IP硬核的SOPC系统，即在FPGA中事先植入嵌入式系统处理器，目前最常用的嵌入式处理器大多采用了含有ARM的32位知识产权处理器核的器件。第二种是基于FPGA嵌入IP软核的SOPC系统，目前最有代表性的软核处理

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：98304
    • 提供者：weixin_38729269

  1. 嵌入式系统/ARM技术中的基于NiosⅡ软核处理器的七段数码管动态显示设计

  2. SOPC(System On Programmable Chip)技术是美国Altera公司于2000年最早提出的，并同时推出了相应的开发软件Quartus II。SOPC是基于FPGA解决方案的SOC(System On Chip)，构成SOPC的方案也有多种。第一种是基于FPGA嵌入IP硬核的SOPC系统，即在FPGA中事先植入嵌入式系统处理器，目前最常用的嵌入式处理器大多采用了含有ARM的32位知识产权处理器核的器件。第二种是基于FPGA嵌入IP软核的SOPC系统，目前最有代表性的软核处理

  3. 所属分类：其它

    • 发布日期：2020-11-25
    • 文件大小：149504
    • 提供者：weixin_38725531
« 12 3 »