注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA设计中时钟时序相关问题

  2. 系统设计中时钟、时序相关问题 1，跟时钟相关的参数概念与分析 2，时钟树 3，PLL与DLL 4，基于Latch进行设计与Time Borrow 5，ASIC设计中的时钟使用的基本原则 6，门控时钟设计的相关技术 7，改善系统时钟性能以及提高性能速度的几种方法

  3. 所属分类：硬件开发

    • 发布日期：2009-09-25
    • 文件大小：1048576
    • 提供者：julianrao

  1. 静态时序分析三部曲之基础篇

  2. 比较详尽的阐述了FPGA中时序分析的基本原理，时序分析模型。图文并茂的说明了时序分析中用的基本概念如（Launch / latch edges、Setup/hold times、 Data /clock arrival time、Data required time等等），为后续的 第二篇：使用Quartus II Timequest时序分析器约束分析设计 第三篇：Quartus II时序优化策略篇奠定坚实的基础。

  3. 所属分类：嵌入式

    • 发布日期：2014-04-14
    • 文件大小：1048576
    • 提供者：alasga001

  1. FPGA面试基础知识点.docx

  2. 1. 2 2. 什么是同步逻辑和异步逻辑？ 2 3. 同步电路和异步电路的区别： 2 4. 时序设计的实质： 2 5. 建立时间与保持时间的概念？ 2 6. 为什么触发器要满足建立时间和保持时间？ 2 7. 什么是亚稳态？为什么两级触发器可以防止亚稳态传播？ 2 8. 系统最高速度计算（最快时钟频率）和流水线设计思想： 2 9. 同步复位和异步复位的有何区别？ 3 10. 写出一段代码，用来消除亚稳态。 3 11. 写出一段代码，对时钟进行3分频。 4 12. 设计一个gl

  3. 所属分类：硬件开发

    • 发布日期：2020-01-02
    • 文件大小：423936
    • 提供者：zzqwater

  1. LATTICE开发板原理图测试代码软件使用以及中文资料2.pdf

  2. [原创] LATTICE开发板原理图测试代码软件使用以及中文资料 [复制链接]器件的主要特性 非易失,无限次重构 瞬时上电,数微秒 单片,无外部配置存储器 很高的设计安全性,不能戳取位流 用数毫秒重构基于SRM的逻辑 通过系统配置和JTAG口对SRM和非易失存储器编程 支持非易失存储跽的后台编程 睡眠模式 静态电流减小100倍 TransFR重构 系统正常工作时,可进行现场更新逻辑 大量I/0 -256到2280查找表 73到271个I/(0,有多种封装选择 支持密度迂移 无铅的、符合ROHS标

  3. 所属分类：专业指导

    • 发布日期：2019-08-31
    • 文件大小：456704
    • 提供者：drjiachen

  1. 多时钟设计白皮书_Mentor.pdf

  2. 文档讲解了在FPGA中，遇到多时钟情况下，如何进行设计。 Original Replaced b Latch LSSD Scan Cell data sys clk clk Sc In Master Latch Aclk Latch sc out Slave ck Latch Bclk

  3. 所属分类：讲义

    • 发布日期：2019-07-28
    • 文件大小：636928
    • 提供者：changhaizhang

  1. fpga中latch

  2. 本文是关于fpga中latch的。

  3. 所属分类：其它

    • 发布日期：2020-07-20
    • 文件大小：77824
    • 提供者：weixin_38716872

  1. fpga中latch简介

  2. 本文章是关于fpga中latch简介。

  3. 所属分类：其它

    • 发布日期：2020-07-20
    • 文件大小：77824
    • 提供者：weixin_38499950

  1. FPGA四大设计要点的解析

  2. 本文叙述概括了FPGA应用设计中的要点，包括，时钟树、FSM、latch、逻辑仿真四个部分。

  3. 所属分类：其它

    • 发布日期：2020-07-25
    • 文件大小：98304
    • 提供者：weixin_38638002

  1. FPGA四大设计要点解析及应用方案集锦

  2. 本文叙述概括了FPGA应用设计中的要点，包括，时钟树、FSM、latch、逻辑仿真四个部分。

  3. 所属分类：其它

    • 发布日期：2020-08-12
    • 文件大小：128000
    • 提供者：weixin_38693506

  1. FPGA的四大设计要点解析

  2. 本文叙述概括了FPGA应用设计中的要点，包括，时钟树、FSM、latch、逻辑仿真四个部分。

  3. 所属分类：其它

    • 发布日期：2020-08-15
    • 文件大小：100352
    • 提供者：weixin_38706007

  1. FPGA四大设计要点解析

  2. 本文叙述概括了FPGA应用设计中的要点，包括，时钟树、FSM、latch、逻辑仿真四个部分。

  3. 所属分类：其它

    • 发布日期：2020-08-15
    • 文件大小：100352
    • 提供者：weixin_38575536

  1. EDA/PLD中的FPGA的四大设计要点解析

  2. 本文叙述概括了FPGA应用设计中的要点，包括，时钟树、FSM、latch、逻辑仿真四个部分。     FPGA的用处比我们平时想象的用处更广泛，原因在于其中集成的模块种类更多，而不仅仅是原来的简单逻辑单元（LE）。     早期的FPGA相对比较简单，所有的功能单元仅仅由管脚、内部buffer、LE、RAM构建而成，LE由LUT（查找表）和D触发器构成，RAM也往往容量非常小。     现在的FPGA不仅包含以前的LE,RAM也更大更快更灵活，管教IOB也更加的复杂，支持的IO类型也更多，

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：103424
    • 提供者：weixin_38689041

  1. EDA/PLD中的FPGA四大设计要点解析及应用方案集锦

  2. 本文叙述概括了FPGA应用设计中的要点，包括，时钟树、FSM、latch、逻辑仿真四个部分。     FPGA的用处比我们平时想象的用处更广泛，原因在于其中集成的模块种类更多，而不仅仅是原来的简单逻辑单元（LE）。早期的FPGA相对比较简单，所有的功能单元仅仅由管脚、内部buffer、LE、RAM构建而成，LE由LUT（查找表）和D触发器构成，RAM也往往容量非常小。现在的FPGA不仅包含以前的LE，RAM也更大更快更灵活，管教IOB也更加的复杂，支持的IO类型也更多，而且内部还集成了一些特殊

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：689152
    • 提供者：weixin_38614417

  1. EDA/PLD中的基于现场可编程门阵列的数控延时器的设计

  2. 摘要：给出一种基于现场可编程门阵列(FPGA)的数控延时器的设计方法。首先详细介绍使用计数器的串联实现可控延时的方法，接着讨论不同延时范围下该数控延时器的改进方案，最后分析延时误差及延时精确度。延时器的外部接口仿照AD9501设计。 　　l 引言 　　利用硬件描述语言结合可编程逻辑器件(PLD)可以极大地方便数字集成电路的设计，本文介绍一种利用VHDL硬件描述语言结合现场可编程门阵列(FPGA)设计的数控延时器，延时器在时钟clk的作用下，从8位数据线输入延时量，到LATCH高电平时锁存数据

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：278528
    • 提供者：weixin_38731979

  1. FPGA的四大设计要点解析

  2. 本文叙述概括了FPGA应用设计中的要点，包括，时钟树、FSM、latch、逻辑仿真四个部分。     FPGA的用处比我们平时想象的用处更广泛，原因在于其中集成的模块种类更多，而不仅仅是原来的简单逻辑单元（LE）。     早期的FPGA相对比较简单，所有的功能单元仅仅由管脚、内部buffer、LE、RAM构建而成，LE由LUT（查找表）和D触发器构成，RAM也往往容量非常小。     现在的FPGA不仅包含以前的LE,RAM也更大更快更灵活，管教IOB也更加的复杂，支持的IO类型也更多，

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：102400
    • 提供者：weixin_38666114

  1. FPGA四大设计要点解析及应用方案集锦

  2. 本文叙述概括了FPGA应用设计中的要点，包括，时钟树、FSM、latch、逻辑仿真四个部分。     FPGA的用处比我们平时想象的用处更广泛，原因在于其中集成的模块种类更多，而不仅仅是原来的简单逻辑单元（LE）。早期的FPGA相对比较简单，所有的功能单元仅仅由管脚、内部buffer、LE、RAM构建而成，LE由LUT（查找表）和D触发器构成，RAM也往往容量非常小。现在的FPGA不仅包含以前的LE，RAM也更大更快更灵活，管教IOB也更加的复杂，支持的IO类型也更多，而且内部还集成了一些特殊

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：1048576
    • 提供者：weixin_38651365