注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA和MCU的函数波形发生器设计

  2. 本课题主要研究基于FPGA和MCU的函数波形发生器设计，通过MCU控制FPGA实现高频率波形。

  3. 所属分类：硬件开发

    • 发布日期：2010-01-11
    • 文件大小：300032
    • 提供者：lb88220

  1. 基于FPGA实现DDS技术的波形发生器的研究

  2. 基于FPGA实现DDS技术的波形发生器的研究

  3. 所属分类：硬件开发

    • 发布日期：2010-05-21
    • 文件大小：228352
    • 提供者：zxswjtuee

  1. 基于ARM及FPGA实现的嵌入式触摸屏任意信号发生器

  2. 以FPGA/Cyclone II-EP2C8Q208芯片为核心,采用12 bit AD7920作为DAC,由带触摸屏的256色5.7英寸CSTN彩色液晶屏、快捷键等组成人机交互界面的硬件平台,Delphi7.0与USB1.1完成上位机图形操作界面通信,在ARM/S3C44B0X的控制下,实现基于DDS的单通道便携式任意信号发生器。除了可产生±10 V/0.01 Hz~30 MHz的正弦波等常规波形外,还能输出数码流、调制信号、随机噪声、扫频信号等,特别是时域或频域的自定义波形,而且信号参数均是

  3. 所属分类：嵌入式

  1. FPGA实现FIR滤波器的VHDL程序

  2. FPGA实现FIR滤波器的VHDL程序，quartus开发，有仿真数据和波形，下载到电路板里实测通过

  3. 所属分类：硬件开发

    • 发布日期：2012-11-03
    • 文件大小：1048576
    • 提供者：lishuanglonglsl

  1. FPGA实现的直接数字频率合成器DDS

  2. FPGA实现的直接数字频率合成器DDS 基于DDS技术的任意波形发生器研究

  3. 所属分类：嵌入式

    • 发布日期：2013-01-27
    • 文件大小：18874368
    • 提供者：luomuwufeng

  1. 基于FPGA实现DDS技术的波形发生器的研究

  2. 基于FPGA实现DDS技术的波形发生器的研究，很好地学习资料，你值得一看！

  3. 所属分类：硬件开发

    • 发布日期：2013-06-02
    • 文件大小：228352
    • 提供者：u010882690

  1. 基于FPGA实现DDS技术的波形发生器的研究

  2. 基于FPGA实现DDS技术的波形发生器的研究，有各种波形的代码

  3. 所属分类：系统集成

    • 发布日期：2014-05-19
    • 文件大小：228352
    • 提供者：lulushell

  1. CRC码的FPGA实现

  2. CRC码的FPGA实现，CRC码仿真采用的是Altera公司的Quartus II 5.0软件的波形仿真器，适配器件采用Cyclone系列的EPIC20F324C6.

  3. 所属分类：硬件开发

    • 发布日期：2014-06-23
    • 文件大小：230400
    • 提供者：fevear

  1. fpga任意波形发生器

  2. 一个fpga实现任意波形发生器的学习文档，很全哦。。。

  3. 所属分类：其它

    • 发布日期：2015-04-29
    • 文件大小：1048576
    • 提供者：hot_zcy2012

  1. 用VHDL语言FPGA实现波形发生器

  2. 波形产生功能。 DDS方法。 可产生方波、正弦波、三角波，频率范围约1-10kHz。

  3. 所属分类：硬件开发

  1. 基于FPGA实现QPSK调制解调

  2. 本资源利用FPGA实现了QPSK全数字调制解调器设计，其中包括调制模块和载波恢复和位同步模块，并编写了testbench文件，可通过modelsim仿真查看波形

  3. 所属分类：硬件开发

    • 发布日期：2020-06-14
    • 文件大小：11534336
    • 提供者：zhang_ze1234

  1. 采用FPGA实现DDS任意波形发生器

  2. DDS直接数字式频率合成器（Direct Digital Synthesizer），相信所有人看到这个名字就觉得不会陌生。有些资料讲述的方式太高大上，不少人一时半会接受不了。本篇文章从双口RAM入手，由浅入深脱掉DDS高大上的外衣。 两个关键术语：a. 相位累加器：Phase = Phase + freq_ctrl，可以暂且理解为i = i + 1一样的东西。b. 频率控制字：freq_ctrl，这个东西的值直接影响输出信号的频率。 假设系统工作时钟（查表时钟）为150MHz，ROM表深度为

  3. 所属分类：其它

    • 发布日期：2020-07-21
    • 文件大小：80896
    • 提供者：weixin_38743076

  1. 用FPGA实现多路PWM输出的接口设计与仿真

  2. 在电机控制等许多应用场合,需要产生多路频率和脉冲宽度可调的PWM波形。本文用Altera公司FPGA产品开发工具QuartusⅡ,设计了6路PWM输出接口,并下载到FPGA,实现与CPU的协同工作。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：184320
    • 提供者：weixin_38687505

  1. 直接数字频率合成器的FPGA实现

  2. 本文在DDS的工作原理的基础上，介绍基于FPGA实现DDS的设计方法。 通过设置参数可以灵活控制输出频率和分辨率，设计出具有精度高，选择参数控制输出信号，产生一个理想的波形。供读者学习设计参考。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：72704
    • 提供者：weixin_38588394

  1. FPGA实现DDS的设计

  2. 随着科技的发展,对信号发生器各方面的要求越来越高。传统的信号发生器由于波形精度低、频率稳定性差等缺点,已经不能满足许多实际应用的需要,所以必须研究新的信号发生器以满足实际应用的要求。

  3. 所属分类：其它

    • 发布日期：2020-08-02
    • 文件大小：89088
    • 提供者：weixin_38732744

  1. 中频软件无线电系统的FPGA实现方案

  2. 本文研究了中频软件无线电的实现方案，并设计了基于FPGA的通用硬件平台。在此平台上，通过PC机下载软件，实时实现了软件无线电中频至基带的波形处理和多种不同的调制解调方式。

  3. 所属分类：其它

    • 发布日期：2020-08-13
    • 文件大小：209920
    • 提供者：weixin_38696582

  1. dPMR接收机定时估计算法及FPGA实现

  2. 符号定时同步的准确度对数字通信系统解调性能有极大影响，dPMR通信系统要求接收机的符号同步具有快速捕获和良好跟踪性能的特点。针对该要求，提出一种定时估计算法。该算法结合前导码定时算法和数字平方滤波算法的优点，首先捕捉突发信息的前导码，使用前导码定时算法实现高精度快速定时估计，之后以384个符号为间隔，使用数字平方滤波算法实现定时估计的跟踪校正。同时提出一种结构简单的FPGA实现方案，相对于经典的同步波形匹配滤波定时算法，不仅提升了接收机的解调性能且节约了硬件资源。

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：412672
    • 提供者：weixin_38651983

  1. 直接数字频率合成器的FPGA实现

  2. 直接数字频率合成(DDS)技术属第三代频率合成技术，与第二代基于锁相环频率合成技术相比，利用DDS技术合成的输出波形具有良好的性能指标本。设计采用Xilinx公司Spartan-3系列的XC3S200芯片和高速16位D／A转换器MAX5885。在DDS的工作原理的基础上，介绍基于FPGA实现DDS的设计方法。 通过设置参数可以灵活控制输出频率和分辨率。设计出具有精度高，选择参数控制输出信号，产生一个理想的波形。从测试结果可看出，该系统工作稳定、可靠，并具有较好的参考与实用价值。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：157696
    • 提供者：weixin_38741101

  1. 用FPGA实现多路PWM输出的接口设计与仿真

  2. 0 引言 　　在许多嵌入式系统的实际应用中，需要扩展FP-GA(现场可编程门阵列)模块，将CPU实现有困难或实现效率低的部分用FPGA实现，如数字信号处理、硬件数字滤波器、各种算法等，或者利用FPGA来扩展I／O接口，如实现多路PWM(脉宽调制)输出、实现PCI接口扩展等。通过合理的系统软硬件功能划分，结合优秀高效的FPGA设计，整个嵌入式系统的效率和功能可以得到最大限度的提高。 　　在电机控制等许多应用场合，需要产生多路频率和脉冲宽度可调的PWM波形。本文用Altera公司FPGA产品开发

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：138240
    • 提供者：weixin_38595243

  1. H．264整数DCT的FPGA实现

  2. ：H．264整数DCT变换算法有助于减少计算复杂度，提高编码速度，进一步提高视频或图像的压缩效率。分析 H．264整数DCT变换的快速算法及其实现原理，并提出一种用来具体实现一个4×4块的DCT变换的结构；同时给出用 VHDL语言实现4×4块DCT变换的内部模块的源代码和仿真波形。仿真结果表明用该算法可快速实现一个4×4块的整 数DCT变换。提出一种切实可行的用于H．264整数DCT变换的结构，该结构可完全用硬件电路快速实现；对于用FPGA 实现H．264整数DCT变换做了一次实践性的尝试，对深

  3. 所属分类：其它

    • 发布日期：2009-07-09
    • 文件大小：261120
    • 提供者：luciferQiu
« 12 3 4 5 6 7 8 9 10 ... 26 »