点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - fpga实现的频率计
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
基于FPGA的频率计
设计一个8位十进制的数字频率计,最高测试频率为99M,将测得的频率显示在8个数码管上,要求利用人眼的视觉暂留循环点亮8个数码管,最后实现频率的显示。
所属分类:
硬件开发
发布日期:2009-05-01
文件大小:262144
提供者:
zhangsilei_1
基于FPGA的数字频率计设计
数字频率计的设计,本文主要讲述了如何实现数字频率计采用EDA技术用VHDL编程实现,包括源代码和实验结果截图,很详细
所属分类:
硬件开发
发布日期:2010-02-06
文件大小:6291456
提供者:
tongxingzheng123
fpga实现的简易频率计(veilog)
本实验要求设计一个简易的频率计,实现对标准的方波信号进行频率测量,并把测量的结果送到 8 位的数码管显示,所要求测量范围是1Hz~99999999Hz。整个设计的基本原理就是对1 秒钟之内输 入的方波进行计数,把所得数据保存在计数器里,经过译码器处理之后,然后送往数码管显示。这里 采用的方案是在采样时钟的上升沿开始计数,然后在下一个上升沿把计数器里的数据送往数码管,并 且把计数器清零,让其重新计数。整个方案的实现主要分为四个模块:时钟分频(clk_div)模块、计数 器模块(counter)、
所属分类:
硬件开发
发布日期:2010-04-22
文件大小:635904
提供者:
kylexy0713
用现场可编程门阵列实现的频率计
数字频率计是通信设备、音、视频等科研生产领域不可缺少的测量仪器。采用Verilog HDL编程设计实现的数字频率计,除被测信号的整形部分、键输入部分和数码显示部分外,其余全部在一片FPGA芯片上实现。整个系统非常精简,且具有灵活的现场可更改性。
所属分类:
硬件开发
发布日期:2010-05-08
文件大小:219136
提供者:
shahelibin
fpga与51单片机实现频率计
这是自己编写的fpga和51单片机程序,主要完成频率计的功能及显示,测量操作主要由fpga实现,将数据发送到单片机中,单片机在控制12864液晶显示数据。用vhdl和c语言实现。文件中cepin文件夹中为fpga程序,用的是quartus II 8.1软件编辑,cepin2文件中时51单片机程序,使用keil编辑。
所属分类:
硬件开发
发布日期:2010-07-21
文件大小:2097152
提供者:
xxhlshe
基于EDA、单片机技术的多功能频率计
(课程设计,参考资料)测频一直以来都是电子和通讯系统工作的重要手段之一。高精度的测频仪和频率发生器有着广阔的市场前景。以往的测频仪大都在低频段利用测周的方法、高频段用测频的方法,其精度往往会随着被测频率的下降而下降。该多功能频率计的设计是针对已有测频技术的特点及存在问题,推出基本原理和方法,设计检测精度高、便于实施且设备构成又比较经济的一种检测仪器。基于测频原理的频率计的测量精度将随被测信号频率的降低而下降,在实习应用中局限性大,而等精度频率计不但有较高测量精度,且在整个频域内能保持测量精度恒
所属分类:
嵌入式
发布日期:2011-03-23
文件大小:278528
提供者:
guanyunc
基于FPGA的4位数频率计设计
基于FEPGA的四位频率计,【摘要】: 在电子技术中,频率是最基本的参数之一,并且与许多电参量的测量方案、测量结果都有十分密切的关系,因此频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速,以及便于实现测量过程自动化等优点,是频率测量的重要手段之一。电子计数器测频有两种方式:一是直接测频法,即在一定闸门时间内测量被测信号的脉冲个数;二是间接测频法。如周期测频法。直接测频法适用于高频信号的频率测量,间接测频法适用于低频信号的频率测量。本文阐述了基
所属分类:
项目管理
发布日期:2012-06-04
文件大小:245760
提供者:
qqyu1122
课程设计(华南师大):基于VHDL的频率计.doc
基于VHDL的频率计,由FPGA来实现,分模块。
所属分类:
嵌入式
发布日期:2012-07-15
文件大小:10485760
提供者:
aaamo
FPGA实现频率计
使用FPGA和VHDL实现频率计,本代码只是简易的频率计,欢迎交流学习。
所属分类:
硬件开发
发布日期:2012-11-09
文件大小:457728
提供者:
zhangchengjkd
FPGA的频率计
基于FPGA的频率计,用FPGA实现的频率计
所属分类:
硬件开发
发布日期:2013-10-14
文件大小:132096
提供者:
qhb021911
基于FPGA的8位十进制频率计设计_张淑骅
本文介绍基于FPGA的频率计的设计与实现 可测频率范围为0—100MHz
所属分类:
硬件开发
发布日期:2013-12-08
文件大小:152576
提供者:
zhuoyuelf
myRIO FPGA 频率计(含labview程序,电路原理图PCB,文档)
用labview 开发myRIO FPGA实现等精度频率计,基准时钟高到240M,频率可测试范围1Hz到40M(实验室没高频函数发生器可测,理论达240M,)误差小于万分之一,采用tlv3501高速比较器整形,最终结果可直接通过前面板显示,也可通过串口发送到STM32显示,内附完整程序,更多信息可看本人博客。 注意:myRIO程序打开后FPGA可能要重新编译,编译方法点运行,其为联网编译,要登陆自己NI账号,进行一些傻瓜式设置。其次,文件中STM32读串口,TFT LCD打印程序未附,被本人误
所属分类:
嵌入式
发布日期:2016-12-24
文件大小:10485760
提供者:
jiabin_h
基于FPGA的数字频率计的设计与实现
介绍了一种运用FPGA开发软件Quartus Ⅱ设计的数字频率计。该数字频率计的1 Hz~1 MHz输入被测脉冲信号具有频率测量、周期测量、脉宽测量和占空比测量等多种用途,其测试结果由3只七段数码管稳定显示,测试量程可自动切换,测量误差小于等于0. 1%
所属分类:
硬件开发
发布日期:2008-11-27
文件大小:334848
提供者:
dongdong1061
数字频率计结题报告.doc
本项目以现场可编程逻辑门阵列FPGA为核心,基于等精度测量频率的原理,利用Verilog硬件描述语言设计实现了频率计内部功能模块。采用STC89C52单片机与FPGA通信,将得到的数据运算处理,利用液晶显示器LCD1602对测量的频率、占空比、时间间隔等实时显示,充分发挥FPGA的高速数据采集能力和单片机的高效计算与控制能力,使两者有机地结合起来。 系统硬件采用两通道进行输入,利用OPA847小信号放大、TLV3501比较整形,得到FPGA能够顺利读取的频率的信号。为减小高频测频信号的耦合干扰和
所属分类:
C
发布日期:2020-04-19
文件大小:919552
提供者:
qq_20321859
FPGA文件_频率计.zip
往年全国大学生电子设计大赛中的题目,文件中包含时序图,电路图,和使用FPGA实现测频和串口发送的源码,保证有用,可以借鉴
所属分类:
硬件开发
发布日期:2020-01-20
文件大小:31457280
提供者:
qq_40918133
基于FPGA自适应数字频率计的设计与实现
绍一种以FPGA(Field Programmable Gate Array)为核心,基于硬件描述语言VHDL的数字频率计设计与实现。在介绍频率测量的原理和测量方法的基础上,针对所设计的频率计需简单易用的要求,采用FPGA和简单的外围电路使系统具有体积小、可靠性高、灵活性强及价格低廉等特点,同时还具有易于升级的特点。
所属分类:
其它
发布日期:2020-08-07
文件大小:238592
提供者:
weixin_38670983
EDA/PLD中的用现场可编程门阵列实现的频率计
1 引言 数字频率计是通信设备、音、视频等科研生产领域不可缺少的测量仪器。采用Verilog HDL编程设计实现的数字频率计,除被测信号的整形部分、键输入部分和数码显示部分外,其余全部在一片FPGA芯片上实现。整个系统非常精简,且具有灵活的现场可更改性。 相比传统的电路系统设计方法,EDA技术采用VHDL语言描述电路系统,包括电路的结构、行为方式、逻辑功能及接口。Verilog HDL具有多层次描述系统硬件功能的能力,支持自顶向下的设计特点。设计者可不必了解硬件结构。从系统设计入手,
所属分类:
其它
发布日期:2020-11-10
文件大小:190464
提供者:
weixin_38695727
EDA/PLD中的采用FPGA实现发电机组频率测量计的设计
1 引言 在现代社会中,电资源成为人们生活当中不可缺少的一部分,而发电机和电动机在电力系统中扮演着非常重要的角色。在很多场合,需要对电机组和电网的频率进行测量。目前,频率测量的电路系统很多,这里介绍一种数字电路测频:基于FPGA的发电机组的频率测量计。 随着电子技术的不断发展和进步,以EDA为代表的数字电路设计发生很大变化。在设计方法上,已经从“电路设计—硬件搭试—焊接”的传统设计方式到“功能设计 —软件模拟—下载调试”的电子自动化设计模式。在这种状况下,以硬件描述语言(Hardwa
所属分类:
其它
发布日期:2020-11-08
文件大小:187392
提供者:
weixin_38691256
用现场可编程门阵列实现的频率计
1 引言 数字频率计是通信设备、音、视频等科研生产领域不可缺少的测量仪器。采用Verilog HDL编程设计实现的数字频率计,除被测信号的整形部分、键输入部分和数码显示部分外,其余全部在一片FPGA芯片上实现。整个系统非常精简,且具有灵活的现场可更改性。 相比传统的电路系统设计方法,EDA技术采用VHDL语言描述电路系统,包括电路的结构、行为方式、逻辑功能及接口。Verilog HDL具有多层次描述系统硬件功能的能力,支持自顶向下的设计特点。设计者可不必了解硬件结构。从系统设计入手,
所属分类:
其它
发布日期:2021-01-19
文件大小:254976
提供者:
weixin_38733382
采用FPGA实现发电机组频率测量计的设计
1 引言 在现代社会中,电资源成为人们生活当中不可缺少的一部分,而发电机和电动机在电力系统中扮演着非常重要的角色。在很多场合,需要对电机组和电网的频率进行测量。目前,频率测量的电路系统很多,这里介绍一种数字电路测频:基于FPGA的发电机组的频率测量计。 随着电子技术的不断发展和进步,以EDA为代表的数字电路设计发生很大变化。在设计方法上,已经从“电路设计—硬件搭试—焊接”的传统设计方式到“功能设计 —软件模拟—调试”的电子自动化设计模式。在这种状况下,以硬件描述语言(Hardware
所属分类:
其它
发布日期:2021-01-19
文件大小:241664
提供者:
weixin_38564085
«
1
2
3
4
5
6
»