注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. DSP接口电路设计与编程

  2. 内容简介 本书以ADSP2106x、ADSP2116x系列高性能浮点DSP为主，介绍了以数字信号处理器(DSP)为核心的实时数字信号处理的系统设计，详细论述了DSP与多种外围接口电路的设计方法，包括各种存储器、模数和数模转换电路、异步串行接口、地址/数据复用总线、扩展I/O、CPCI总线，以及相关的软件编程和调试方法，还介绍了高速数字电路、数模混合电路的印制板设计方法。 本书面向通信、雷达和电子工程类领域的科研和工程设计人员以及相关专业的研究生和高年级本科生。 目录 第1章 DSP的结构和功能

  3. 所属分类：硬件开发

    • 发布日期：2009-09-26
    • 文件大小：10485760
    • 提供者：menglimin

  1. DDRSDRAM控制器的设计及FPGA实现

  2. 随着各种处理器工作频率的加快,存储器的读写速度以及外围控制电路的性能也就愈加成为直接制 约系统性能的瓶颈。而SDRAM是一种在外部同步时钟控制下完成数据读写的存储器,和一般的DRAM 一样, SDRAM需要周期性的刷新操作,访问前必须先给出行列地址。其输入信号都用系统时钟的上升沿 锁存,使器件可以与系统时钟完全同步操作而不需要握手逻辑。它内嵌了一个同步控制逻辑以支持突发 方式进行的连续读写访问,能够达到比传统异步DRAM快数倍的存取速度。而且只要给出首地址就可 以对一个存储块访问,不需要系统产

  3. 所属分类：嵌入式

    • 发布日期：2011-03-24
    • 文件大小：797696
    • 提供者：victor116

  1. 使用LabVIEW FPGA模块开发可编程自动控制器

  2. 由于同步通信要求每一个设备都必须运行同一个时钟频率,而且如果通信距离过长会导致时钟偏差等一系列同步问题,使得同步通信方式的应用受到限制。异步通信不需要同步设备间的时钟,只需通过握手协议就可以协调发送设备和接收设备之间的数据传输。 通用异步接收/发送器(UART, Universal Asynchronous Receiver and Transmitter) 作为微机系统I/ O 接口中的重要组成部分,主要进行数据通讯过程中的串行和并行数据流间的变换。UART与微处理器的总线接口是并行接口,而

  3. 所属分类：硬件开发

    • 发布日期：2012-06-06
    • 文件大小：3145728
    • 提供者：dcy1216

  1. 2006测试测量和自动化解决方案文集.pdf

  2. 2006测试测量和自动化解决方案文集pdf,该资料是基于计算机的测试测量和自动化应用方案2006年优秀论文的合订本，包含全部获奖论文。LabV正W特别奖 基丁虚拟仪器的发动机试验台架系统.… 行业:汽车 院校特别奖 基于LabⅤIEW的智能车仿真平台 64 行业:高校/教育 N系统联盟商特别奖 采用N模块化仪器构建业界领先的RFID测试系统. .67 行业:电信 一等奖 汽车 基于N产品的高压共轨柴油机电控单元测试系统的开发 作者:杭勇杨明陆娟 职务:高级工程师 公司:一汽无锡油泵油嘴研究所

  3. 所属分类：其它

    • 发布日期：2019-10-09
    • 文件大小：77594624
    • 提供者：weixin_38743481

  1. FPGA的跨时钟域信号处理——专用握手信号

  2. 　　在逻辑设计领域，只涉及单个时钟域的设计并不多。尤其对于一些复杂的应用，FPGA往往需要和多个时钟域的信号进行通信。异步时钟域所涉及的两个时钟之间可能存在相位差，也可能没有任何频率关系，即通常所说的不同频不同相。

  3. 所属分类：其它

    • 发布日期：2020-07-20
    • 文件大小：64512
    • 提供者：weixin_38507208

  1. 高速异步FIFO的设计与实现

  2. 本文根据实际工作的需要．给出了一种利用片内RAM构造FIFO器件的设计，重点强调了设计有效．可靠的握手信号FULL和EMPTY的方法。并在LATTICE公司的FPGA芯片LFXP2-5E上实现。

  3. 所属分类：其它

    • 发布日期：2020-08-08
    • 文件大小：142336
    • 提供者：weixin_38554781

  1. 基于FPGA的跨时钟域信号处理——专用握手信号

  2. 在逻辑设计领域，只涉及单个时钟域的设计并不多。尤其对于一些复杂的应用，FPGA往往需要和多个时钟域的信号进行通信。异步时钟域所涉及的两个时钟之间可能存在相位差，也可能没有任何频率关系，即通常所说的不同频不同相。

  3. 所属分类：其它

    • 发布日期：2020-08-31
    • 文件大小：159744
    • 提供者：weixin_38733733

  1. FPGA时序结构的LBT变换控制器设计

  2. JPEG XR编码算法中重叠双正交变换(LBT)传统的FPGA实现都是基于线性提升结构，无时序约束，存在亚稳态、码流不受控等问题。为此，设计了一种基于FPGA时序结构的LBT变换控制器，该设计采用混合状态机，将LBT变换算子设计为时序控制结构的数据处理模块。数据处理模块通过握手信号与前后控制模块进行指令通信，并根据指令进行相应的数据处理。为了节省FPGA内部存储空间，该设计采用单RAM循环结构，由通道选择器来切换各个控制模块与RAM之间的通道。各个控制模块根据数据处理模块反馈的应答指令实时计算图

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：808960
    • 提供者：weixin_38546846

  1. FPGA设计中毛刺信号解析

  2. 任何组合电路、反馈电路和计数器都可能是潜在的毛刺信号发生器，但毛刺并不是对所有输入都有危害，如触发器的D输入端，只要毛刺不出现在时钟的上升沿并满足数据的建立保持时间，就不会对系统造成危害。而当毛刺信号成为系统的启动信号、控制信号、握手信号，触发器的清零信号(CLEAR)、预置信号(PRESET)、时钟输入信号(CLK)或锁存器的输入信号时就会产生逻辑错误。在实际设计过程中，应尽量避免将带有毛刺的信号直接接入对毛刺敏感的输入端上，对于产生的毛刺，应仔细分析毛刺的来源和性质，针对不同的信号，采取不同

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：179200
    • 提供者：weixin_38652870

  1. 基于FPGA的跨时钟域信号处理——专用握手信号

  2. 在逻辑设计领域，只涉及单个时钟域的设计并不多。尤其对于一些复杂的应用，FPGA往往需要和多个时钟域的信号进行通信。异步时钟域所涉及的两个时钟之间可能存在相位差，也可能没有任何频率关系，即通常所说的不同频不同相。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：161792
    • 提供者：weixin_38499950

  1. EDA/PLD中的基于FPGA的数据无阻塞交换设计

  2. 随着FPGA和大规模集成电路的发展，数据交换的实现有了新的方法。在该设计中，FPGA完成串口数据信号(TXD、RXD)的交换，专用的时隙交换芯片完成串口握手线(RTS、CTS、DTR、DSR、DCD、RI)的交换。内部有硬件冲突监测功能，能够自动检测到2个终端同时连接到同一个信道或2个信道连接到同一个终端，并自动将旧的连接状态拆除，建立新的链路。这样就使原来的连接终端进入空闲状态，保证终端和信道时间轴上的无缝隙切换。通过判断RI的状态，它还可以监视信道DCE的状态，判断出信道是否有请求，并上报给

  3. 所属分类：其它

    • 发布日期：2020-11-19
    • 文件大小：77824
    • 提供者：weixin_38610815

  1. EDA/PLD中的基于FPGA的TCP粘合设计与实现

  2. 传统的数据分流一般基于三层、四层交换，不能在应用层解析数据，导致数据在后端服务器解析后还要相互重新分发，增加了服务数据传输的开销，为解决该问题，可以在客户端与服务器之间采用应用级代理服务器，利用该服务器专门对数据包进行解析分发，但是该方式下，数据要进入TCP/IP协议栈，处理速度慢，同时代理服务器还需要与客户端、服务器双方通信，需要处理的数据量非常大，因此在集群应用中，特别是大规模负载平衡集群系统中很少使用应用级代理。在应用级代理的基础上，为进一步提高数据处理的速度，提出了TCP粘合技术[1]。

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：167936
    • 提供者：weixin_38621897

  1. 基于FPGA的数据无阻塞交换设计

  2. 随着FPGA和大规模集成电路的发展，数据交换的实现有了新的方法。在该设计中，FPGA完成串口数据信号(TXD、RXD)的交换，专用的时隙交换芯片完成串口握手线(RTS、CTS、DTR、DSR、DCD、RI)的交换。内部有硬件冲突监测功能，能够自动检测到2个终端同时连接到同一个信道或2个信道连接到同一个终端，并自动将旧的连接状态拆除，建立新的链路。这样就使原来的连接终端进入空闲状态，保证终端和信道时间轴上的无缝隙切换。通过判断RI的状态，它还可以监视信道DCE的状态，判断出信道是否有请求，并上报给

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：76800
    • 提供者：weixin_38721652