注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA设计时序收敛

  2. FPGA设计时序收敛FPGA设计时序收敛FPGA设计时序收敛FPGA设计时序收敛FPGA设计时序收敛FPGA设计时序收敛FPGA设计时序收敛

  3. 所属分类：硬件开发

    • 发布日期：2010-05-19
    • 文件大小：3145728
    • 提供者：factzero

  1. FPGA的培训教程，主要讲FPGA的时序收敛

  2. FPGA的培训教程，主要讲FPGA的时序收敛

  3. 所属分类：硬件开发

    • 发布日期：2010-08-06
    • 文件大小：3145728
    • 提供者：bzl200888

  1. FPGA设计时序收敛

  2. 时序约束的概念 时序收敛流程 时序收敛流程－代码风格 时序收敛流程－综合技术 时序收敛流程－管脚约束 时序收敛流程－时序约束 时序收敛流程－静态时序分析 时序收敛流程－实现技术 时序收敛流程－FloorPlanner和PACE

  3. 所属分类：其它

    • 发布日期：2011-04-26
    • 文件大小：3145728
    • 提供者：raulzq

  1. FPGA设计时序收敛

  2. FGPA设计收敛流程，包括时序收敛流程中的代码书写规范、综合技术、管脚约束等

  3. 所属分类：嵌入式

    • 发布日期：2011-05-03
    • 文件大小：2097152
    • 提供者：c_he

  1. FPGA时序收敛

  2. 作者：Nelson Lau 单位：思博伦通信公司

  3. 所属分类：硬件开发

    • 发布日期：2011-12-08
    • 文件大小：676864
    • 提供者：sunjianty

  1. FPGA设计时序收敛

  2. FPGA设计时序收敛,很好的文档，对于FPGA的开发者来说，首先要关注的就是时序！

  3. 所属分类：硬件开发

    • 发布日期：2012-06-14
    • 文件大小：3145728
    • 提供者：diego01

  1. fpga时序收敛

  2. fpga时序收敛文档，介绍FPGA的时序收敛

  3. 所属分类：嵌入式

    • 发布日期：2015-03-20
    • 文件大小：676864
    • 提供者：zhongxueyan1987

  1. FPGA时序收敛

  2. FPGA时序收敛详细解释，周期约束是一个基本时序和综合约束，它附加在时钟网线上，时序分析工具根据周期约束检查与同步时序约束端口（指有建立、保持时间要求的端口）相连接的所有路径延迟是否满足要求

  3. 所属分类：硬件开发

    • 发布日期：2017-12-16
    • 文件大小：3145728
    • 提供者：sugar20123

  1. altera FPGA 时序收敛

  2. altera FPGA 时序收敛，跨时钟域时序约束，时序优化和时序收敛

  3. 所属分类：其它

    • 发布日期：2018-11-04
    • 文件大小：1048576
    • 提供者：weixin_43595979

  1. 详解FPGA的时序以及时序收敛

  2. 1.FPGA时序的基本概念FPGA器件的需求取决于系统和上下游（upstream and downstrem）设备。我们的设计需要和其他的devices进行数据的交互，其他的devices可能是FPGA外部的芯片，可能是FPGA内部的硬核。 对于FPGA design来说，必须要关注在指定要求下，它能否正常工作。这个正常工作包括同步时序电路的工作频率，以及输入输出设备的时序要求。在FPGA design内部，都是同步时序电路，各处的延时等都能够估计出来，但是FPGA内部并不知道外部的设备的

  3. 所属分类：其它

    • 发布日期：2020-07-13
    • 文件大小：171008
    • 提供者：weixin_38715567

  1. 关于FPGA时序约束的6种方法

  2. 对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对EDA工具执行约束的效果越了解，那么对设计的时序约束目标就会越清晰，相应地，设计的时序收敛过程就会更可控。

  3. 所属分类：其它

    • 发布日期：2020-07-23
    • 文件大小：79872
    • 提供者：weixin_38623919

  1. 零基础学FPGA（二十五） 时序分析到SDRAM时序收敛下

  2. 本文今天带大家学习一下 从静态时序分析到SDRAM时序收敛的时序。

  3. 所属分类：其它

    • 发布日期：2020-07-20
    • 文件大小：84992
    • 提供者：weixin_38618315

  1. 零基础学FPGA （二十四）静态时序分析到SDRAM时序收敛

  2. 本文今天带大家学习一下 从静态时序分析到SDRAM时序收敛的时序。

  3. 所属分类：其它

    • 发布日期：2020-07-20
    • 文件大小：104448
    • 提供者：weixin_38729685

  1. FPGA时序约束的6种方法总结

  2. 对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对EDA工具执行约束的效果越了解，那么对设计的时序约束目标就会越清晰，相应地，设计的时序收敛过程就会更可控。

  3. 所属分类：其它

    • 发布日期：2020-07-20
    • 文件大小：79872
    • 提供者：weixin_38749305

  1. FPGA时序约束的几种方法

  2. 对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对EDA工具执行约束的效果越了解，那么对设计的时序约束目标就会越清晰，相应地，设计的时序收敛过程就会更可控。

  3. 所属分类：其它

    • 发布日期：2020-07-25
    • 文件大小：79872
    • 提供者：weixin_38637998

  1. FPGA时序约束的6种方法

  2. 对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对EDA工具执行约束的效果越了解，那么对设计的时序约束目标就会越清晰，相应地，设计的时序收敛过程就会更可控。

  3. 所属分类：其它

    • 发布日期：2020-08-14
    • 文件大小：79872
    • 提供者：weixin_38556822

  1. FPGA时序收敛

  2. 您编写的代码是不是虽然在仿真器中表现正常，但是在现场却断断续续出错？要不然就是有可能在您使用更高版本的工具链进行编译时，它开始出错。您检查自己的测试平台，并确认测试已经做到 100% 的完全覆盖，而且所有测试均未出现任何差错，但是问题仍然顽疾难除。

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：287744
    • 提供者：weixin_38616435

  1. EDA/PLD中的FPGA 时序收敛

  2. 您编写的代码是不是虽然在仿真器中表现正常，但是在现场却断断续续出错？要不然就是有可能在您使用更高版本的工具链进行编译时，它开始出错。您检查自己的测试平台，并确认测试已经做到 100% 的完全覆盖，而且所有测试均未出现任何差错，但是问题仍然顽疾难除。 　　虽然设计人员极其重视编码和仿真，但是他们对芯片在 FGPA 中的内部操作却知之甚少，这是情有可原的。因此，不正确的逻辑综合和时序问题（而非逻辑错误）成为大多数逻辑故障的根源。 　　但是，只要设计人员措施得当，就能轻松编写出能够创建可预测、可靠

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：113664
    • 提供者：weixin_38502722

  1. EDA/PLD中的使用基于图形的物理综合加快FPGA设计时序收敛

  2. 传统的综合技术越来越不能满足当今采用 90 纳米及以下工艺节点实现的非常大且复杂的 FPGA 设计的需求了。问题是传统的 FPGA 综合引擎是基于源自 ASIC 的方法,如底层规划、区域内优化 (IPO,In-place Optimization) 以及具有物理意识的综合 (physically-aware synthesis) 等。然而,这些从 ASIC 得来的综合算法并不适用于 FPGA 的常规架构和预定义的布线资源。         最终的结果是,所有的三种传统 FPGA 综合方法需要

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：165888
    • 提供者：weixin_38594252

  1. FPGA 时序收敛

  2. 您编写的代码是不是虽然在仿真器中表现正常，但是在现场却断断续续出错？要不然就是有可能在您使用更高版本的工具链进行编译时，它开始出错。您检查自己的测试平台，并确认测试已经做到 100% 的完全覆盖，而且所有测试均未出现任何差错，但是问题仍然顽疾难除。 　　虽然设计人员极其重视编码和仿真，但是他们对芯片在 FGPA 中的内部操作却知之甚少，这是情有可原的。因此，不正确的逻辑综合和时序问题（而非逻辑错误）成为大多数逻辑故障的根源。 　　但是，只要设计人员措施得当，就能轻松编写出能够创建可预测、可靠

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：119808
    • 提供者：weixin_38618140
« 12 3 4 »