速率控制（RC）是对编码器性能产生重大影响的关键技术。 并行视频编码框架已广泛用于超高清（UHD）实时视频编码中。 但是，大多数RC算法主要关注速率失真（RD）性能，而没有考虑多核平台上的并行数据依赖性和实现复杂性。 在本文中，我们提出了一种并行友好的RC算法，该算法已在并行H264 / AVC UHD视频编码器上实现。 所提出的RC算法的显着之处在于帧的比特分配是并行编码和低复杂度。 实验结果表明，与恒定量化参数（CQP）的编码方式相比，所提出的速率控制算法具有较高的RC精度和良好的缓冲区控制
