注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Xlinx ISE 9.X FPGA_CPLD设计指南

  2. Xilinx ISE 9.x FPGA/CPLD设计指南 目录 第1章　FPGA设计简介　1 1.1　FPGA结构简介　2 1.1.1　总体结构　2 1.1.2　可配置逻辑块CLB　3 1.1.3　输入输出模块(Input/Output Block)　6 1.1.4　块RAM(BlockRAM)　9 1.2　最新FPGA产品──Virtex-5　10 1.2.1　Virtex-5的特点　10 1.2.2　Virtex-5 LX/LXT平台简介　12 1.2.3　Virtex-5核心技术　15

  3. 所属分类：硬件开发

    • 发布日期：2009-11-27
    • 文件大小：45088768
    • 提供者：jiemizhe000

  1. Xlinx ISE 9.X FPGA_CPLD设计指南

  2. Xilinx ISE 9.x FPGA/CPLD设计指南 目录 （这是本书的第1页到76页，只因只能上传小于20M的文件，其它的也已上传） 第1章　FPGA设计简介　1 1.1　FPGA结构简介　2 1.1.1　总体结构　2 1.1.2　可配置逻辑块CLB　3 1.1.3　输入输出模块(Input/Output Block)　6 1.1.4　块RAM(BlockRAM)　9 1.2　最新FPGA产品──Virtex-5　10 1.2.1　Virtex-5的特点　10 1.2.2　Virtex-

  3. 所属分类：硬件开发

    • 发布日期：2009-11-27
    • 文件大小：18874368
    • 提供者：jiemizhe000

  1. Xlinx ISE 9.X FPGA_CPLD设计指南

  2. Xilinx ISE 9.x FPGA/CPLD设计指南 目录 （这是本书的第77页到140页，只因只能上传小于20M的文件，其它的也已上传） 第1章　FPGA设计简介　1 1.1　FPGA结构简介　2 1.1.1　总体结构　2 1.1.2　可配置逻辑块CLB　3 1.1.3　输入输出模块(Input/Output Block)　6 1.1.4　块RAM(BlockRAM)　9 1.2　最新FPGA产品──Virtex-5　10 1.2.1　Virtex-5的特点　10 1.2.2　Virte

  3. 所属分类：硬件开发

    • 发布日期：2009-11-27
    • 文件大小：19922944
    • 提供者：jiemizhe000

  1. FPGA开发全攻略 5.1 FPGA器件选型常识 33

  2. FPGA开发全攻略 前言  2 第一章、为什么工程师要掌握FPGA开发知识？ 5 第二章、FPGA基本知识与发展趋势 7 2.1 FPGA结构和工作原理 7 2.1.1 梦想成就伟业 7 2.1.2 FPGA结构 8 2.1.3 软核、硬核以及固核的概念 15 2.1.4 从可编程器件发展看FPGA未来趋势 15 第三章、FPGA主要供应商与产品 17 3.1.1 赛灵思主要产品介绍 17 第四章、FPGA开发基本流程 29 4.1 典型FPGA开发流程与注意事项 29 4.2

  3. 所属分类：硬件开发

    • 发布日期：2010-01-23
    • 文件大小：8388608
    • 提供者：zhudunzhong

  1. ISE 4.1i 快速入门

  2. ISE 4.1i 快速入门，初学者入门好资料。

  3. 所属分类：专业指导

    • 发布日期：2010-05-10
    • 文件大小：1048576
    • 提供者：huangzhzhao

  1. 函数信号发生器的设计1、熟悉ISE 软件的设计流程； 2、熟悉D/A转换器的工作原理； 3、熟悉D/A转换器AD558 的工作原理； 4、学习产生不同波形的方法； 15.2

  2. 1、掌握ISE 软件的设计流程； 2、使用C语言产生正弦查找表的系数； 3、使用VHDL语言设计一个正弦波函数发生模块； 4、使用VHDL语言设计一个方波函数发生模块； 5、使用VHDL语言设计一个三角波的函数发生器； 6、下载设计到FPGA芯片中，并通过示波器观察产

  3. 所属分类：C

    • 发布日期：2010-08-08
    • 文件大小：47104
    • 提供者：SHUAISS

  1. 1、掌握ISE 软件的设计流程； 2、使用C语言产生正弦查找表的系数； 3、使用VHDL语言设计一个正弦波函数发生模块； 4、使用VHDL语言设计一个方波函数发生模块； 5、使用VHDL语言设计一个三角波的函数发生器； 6、下载设计到FPG

  2. 1、熟悉ISE 软件的设计流程； 2、熟悉D/A转换器的工作原理； 3、熟悉D/A转换器AD558 的工作原理； 4、学习产生不同波形的方法； 15.2 实

  3. 所属分类：C

    • 发布日期：2010-08-08
    • 文件大小：55296
    • 提供者：SHUAISS

  1. Xilinx ISE 9.1中文教程(共4个分卷)part1

  2. Xilinx ISE 9.1中文教程(共4个分卷),这是第一部分，part1。

  3. 所属分类：专业指导

    • 发布日期：2010-10-11
    • 文件大小：1048576
    • 提供者：zgmylove

  1. Xilinx ISE 13.3

  2. 1. Launch Xilinx Setup 2. Choose "System Edition" 3. Select "Xilinx License Configuration Manager" 4. Select "Locate Existing License" 5. Next 6. Click "Copy License" 7. Select included license xilinx_ise.lic 8. Delete \Xilinx\13.3\ISE_DS\EDK\data\c

  3. 所属分类：硬件开发

    • 发布日期：2012-01-12
    • 文件大小：48128
    • 提供者：days_mark

  1. FPGA开发全攻略（上册）

  2. FPGA开发全攻略（上册前言 2 第一章、为什么工程师要掌握FPGA开发知识？ 5 第二章、FPGA基本知识与发展趋势 7 2.1 FPGA结构和工作原理 7 2.1.1 梦想成就伟业 7 2.1.2 FPGA结构 8 2.1.3 软核、硬核以及固核的概念 15 2.1.4 从可编程器件发展看FPGA未来趋势 15 第三章、FPGA主要供应商与产品 17 3.1.1 赛灵思主要产品介绍 17 第四章、FPGA开发基本流程 29 4.1 典型FPGA开发流程与注意事项 29 4.2 基于FPGA

  3. 所属分类：硬件开发

    • 发布日期：2012-06-26
    • 文件大小：4194304
    • 提供者：xbjj2010

  1. Yeslab现任明教教主 Identity Service Engine（ISE）中文教程

  2. Yeslab现任明教教主 Identity Service Engine（ISE）中文教程 1.ISE产品介绍 2.安装ISE 3.底层配置 4.AD集成 5.证书管理 6.配置network access device（NAD） 7.ISE策略结构 8.3750x配置介绍 9.MAB 10.有线802.1x 11.无线802.1x 12.Web Authentication介绍 13.Guest Service介绍 14.Profiler Service介绍 15.Posture Servi

  3. 所属分类：网络设备

    • 发布日期：2013-09-11
    • 文件大小：28311552
    • 提供者：machen_smiling

  1. xilinx_ise_9.x 设计指南-码源\xilinx ise 9.x fpgacpld 设计指南\Example-4-1.rar )

  2. xilinx_ise_9.x 设计指南-码源\xilinx ise 9.x fpgacpld 设计指南\Example-4-1.rar 是配套书的实例程序中的一个

  3. 所属分类：硬件开发

    • 发布日期：2014-04-09
    • 文件大小：547840
    • 提供者：qq396581272

  1. ISE最新ise-1.4.0.253.x86_64.iso

  2. 最新ISE镜像文件，包含ISE最新功能。因为文件比较大3.88G，上传到百度网盘了。给需要的人使用。

  3. 所属分类：网络设备

    • 发布日期：2015-07-24
    • 文件大小：77
    • 提供者：nj598849216

  1. TOGAF 9.1 Book

  2. TOGAF is a framework — a detailed method and a set of supporting tools — for developing an enterpr ise architecture. It may be used freely by any organization wishing to develop an enterpr ise architecture for use within that organization (see Secti

  3. 所属分类：其它

    • 发布日期：2018-02-23
    • 文件大小：11534336
    • 提供者：seeboo

  1. ISE 1.4&2.0 ISO

  2. ISE2.0 ISE1.4 镜像; 思科身份服务引擎ISE提供了网络访问控制平台，通过物理或虚拟的设备，为用户提供了包括网络准入认证、设备识别、终端状态检测、BYOD、访客管理以及SGT安全组标签等完整的网络访问控制解决方案。

  3. 所属分类：管理软件

  1. Xilinx的ISE软件高级设计功能的使用.pdf

  2. 第十章 FPGA 设计技巧――ISE 高级设计工具 10.1 结构向导（Architecture Wizard） 10.2 管脚约束（PACE） 10.3 设计约束（Constrain Editor） 10.4 功耗分析（Xpower） 10.5 手工布局工具（Floorplanner） 10.6 手工布线工具（FPGA Editor） 10.7 下载工具（iMPACT） 10.8 PROM 文件生成（PROM File Format） 10.9 模块化设计工具（Modular Design）

  3. 所属分类：硬件开发

    • 发布日期：2020-03-24
    • 文件大小：470016
    • 提供者：DuobleWei

  1. Xilinx的ISE软件高级设计功能的使用.rar

  2. 10.1 结构向导（Architecture Wizard） 10.2 管脚约束（PACE） 10.3 设计约束（Constrain Editor） 10.4 功耗分析（Xpower） 10.5 手工布局工具（Floorplanner） 10.6 手工布线工具（FPGA Editor） 10.7 下载工具（iMPACT） 10.8 PROM 文件生成（PROM File Format） 10.9 模块化设计工具（Modular Design） 10.9 小结

  3. 所属分类：硬件开发

    • 发布日期：2020-09-06
    • 文件大小：388096
    • 提供者：han980630

  1. 基于FPGA的结构改进型(2，1，4)维特比译码器

  2. 在资源受限的处理器中实现高性能的Viterbi译码算法是近年来研究的热点。基于XC6SLX16-2CSG324型FPGA处理器，在资源有限情况下，为兼顾Viterbi译码时延与资源消耗的问题，提出了一种结构改进算法。在传统Viterbi译码算法基础上，首先通过最大限度地预定义存储路径度量值的寄存器，达到控制路径度量值的目的，其次采用步进式幸存路径信息存储结构，完成幸存路径信息的存储，简化译码器硬件实现复杂度，减小译码时延和资源消耗。通过ISE Design Suite 14.7平台，对回溯深度为

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：572416
    • 提供者：weixin_38597889

  1. EDA/PLD中的XILINX 推出PLANAHEAD 8.1

  2. 赛灵思公司 (Xilinx) 今天宣布即日起推出其 PlanAhead软件的最新版本，该层次化设计与分析解决方案和赛灵思 ISE:trade_mark: 软件结合使用，可使赛灵思 Virtex-4:trade_mark: 和 Spartan:trade_mark:-3 FPGA 实现比竞争解决方案高出两个速度等级的性能优势。该新版本还通过简化对赛灵思 FPGA 的局部重配置功能，大大节省了成本、尺寸和功耗。PlanAhead 8.1新增的生产率增强特性还包括 ExploreAhead 功能，该功

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：61440
    • 提供者：weixin_38711369

  1. gaussian_elimination_check：一个MATLAB程序，对矩阵执行高斯消除，将选定的列转换为单位向量。 可用于检查ISE 530作业-源码

  2. gaussian_elimination_check 作者：YHZ 一个MATLAB程序，它对矩阵执行高斯消除，将选定的列转换为单位向量。 可用于检查ISE 530作业。 要使用该程序，请在MATLAB（或Octave）中打开脚本，并将矩阵输入为A。术语应按以下方式排列。 ž x1 2倍 3倍 4倍 const 1个 1个 2 0 0 0 0 1个 1个 1个 0 4 0 -1 1个 0 1个 2 然后在脚本中输入索引数组。 （例如，index = [1 4]

  3. 所属分类：其它

    • 发布日期：2021-02-22
    • 文件大小：1024
    • 提供者：weixin_42101720
« 12 3 4 5 6 »