注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Lattice ispMACH4000设计指南及常见问题解答

  2. Lattice ispMACHTM 4000V/B/C/Z设计指南及常见问题解答

  3. 所属分类：硬件开发

    • 发布日期：2011-03-12
    • 文件大小：761856
    • 提供者：chunchun888

  1. ispLEVER2.0

  2. ispLEVER2.0是一套完整的EDA软件。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。编译器是此软件的核心，能进行逻辑优化，将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图件。软件支持原有Lattice公司的GAL、ispLSI、MACH、ispGDX、ORCA2、ORCA3、ORCA4和最新的ispMACH器件

  3. 所属分类：硬件开发

    • 发布日期：2011-06-09
    • 文件大小：1048576
    • 提供者：qianqian5

  1. ispMACH 4000系列的优化参数指南

  2. ispMACH 4000系列的优化参数指南,cpld学习参考资料

  3. 所属分类：嵌入式

    • 发布日期：2013-05-23
    • 文件大小：392192
    • 提供者：bianqinghong

  1. M4A5-12864-10YI

  2. GENERAL DEscr iptION The ispMACH™ 4A family from Lattice offers an exceptionally flexible architecture and delivers a superior Complex Programmable Logic Device (CPLD) solution of easy-to-use silicon products and software tools. The overall benefits f

  3. 所属分类：硬件开发

    • 发布日期：2013-09-25
    • 文件大小：1048576
    • 提供者：j15428

  1. 降低CPLD的功耗的嵌入式应用

  2. 用作I/O的扩展器件时，像ispMACH 4000ZE这样的CPLD器件（图1）给予简单的嵌入式处理器额外的信号线和处理功能，他们能够支持显示器、按钮、发光二极管，串行或并行I/O，或存储接口。设计人员还经常利用它们作为设计中通用处理器和更多的专业芯片组之间的缓冲，还能用于其他的应用，如智能手机、GPS系统，远程工业传感器和数码摄像机。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：238592
    • 提供者：weixin_38501810

  1. EDA/PLD中的ispMACH 4000系列CPLD优化参数指南

  2. Lattice ispLEVER开发工具中关于ispMACH4000系列CPLD的一些常用constraint选项要点如下： 　　1． Dt_synthesisEDA 　　Yes: 允许fitter使用宏单元中的T触发器来节省乘积项(PT )资源。建议选Yes。 　　2． Xor_synthesis 　　Yes: 允许fitter使用宏单元中的硬XOR门来节省乘积项(PT )资源。 　　当寄存器的输入包含异步输入引脚信号时，由于目前ispLEVER版本优化时考虑不够全面，应避免使用Ye

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：55296
    • 提供者：weixin_38555019

  1. 嵌入式系统/ARM技术中的莱迪思半导体公司推出优化参考设计

  2. 莱迪思半导体公司（NASDAQ:LSCC）近日推出了针对MachXO和ispMACH 4000ZE PLD而优化的超过90个参考设计。这个参考设计能够帮助设计人员快速、高效地进行设计，并能有效使用这些常用功能，如I2C总线主/从、通用I/O扩展、LCD控制器、SD闪存控制器，以及其他接口。这些功能广泛地用于消费、通讯、计算机、工业和医疗等各市场。          这些参考设计与完整的文档和设计源代码结合在一起完全可以适应客户的需求，使设计人员缩短设计时间，提高工作效率并加快产品的上市。我们

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：69632
    • 提供者：weixin_38570278

  1. ispMACH 4000系列CPLD优化参数指南

  2. Lattice ispLEVER开发工具中关于ispMACH4000系列CPLD的一些常用constraint选项要点如下： 　　1． Dt_synthesisEDA 　　Yes: 允许fitter使用宏单元中的T触发器来节省乘积项(PT )资源。建议选Yes。 　　2． Xor_synthesis 　　Yes: 允许fitter使用宏单元中的硬XOR门来节省乘积项(PT )资源。 　　当寄存器的输入包含异步输入引脚信号时，由于目前ispLEVER版本优化时考虑不够全面，应避免使用Ye

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：54272
    • 提供者：weixin_38692969