注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. logisim16位自动运算器

  2. 利用封装好的运算器，以及RAM模块，寄存器模块，计数器等logisim模块构建一个自动运算电路，该电路由时钟驱动，可自动完成RAM模块（32*16位）0-15号单元的累加，并将累加的中间结果回存到同一RAM模块16-31号单元。 主电路最上面一行请将所有关键点的值用探测和隧道方式结合引出，用10进制方式显示，便于检查，运算器结果直接用16进制数码管显示

  3. 所属分类：讲义

    • 发布日期：2015-01-15
    • 文件大小：349184
    • 提供者：baidu_22930599

  1. 华中科技大学计算机组成原理实验.zip

  2. 华中科技大学计算机组成原理实验 含实验报告及alu源文件 1 实验目的  熟悉Logisim软件平台；  掌握运算器基本工作原理；  掌握运算溢出检测的原理和实现方法；  理解有符号数和无符号数运算的区别；  理解基于补码的加/减运算实现原理； 2 实验环境 Logisim是一款数字电路模拟的教育软件，每一位用户都可以通过它来学习如何创建逻辑电路，方便简单。 它是一款基于Java的应用程序，可运行在任何支持JAVA环境的平台，方便学生来学习设计和模仿数字逻辑电路。Logisim中的主

  3. 所属分类：讲义

    • 发布日期：2019-05-30
    • 文件大小：176128
    • 提供者：weixin_43781121

  1. 偶校验编码设计.zip

  2. 在 logisim 中打开实验资料包中的 data.circ 文件，在对应电路中完成偶校验编码电路。实验电路输入输出引脚如图所示。输入：1616位原始数据；输出：1717位校验码（1616位数据位+11位校验位），其中校验位存放在最高位，注意输入1616位原始数据的每一位都已经通过分线器利用隧道标签引出，可以直接复制到绘图区使用。

  3. 所属分类：互联网

    • 发布日期：2020-06-01
    • 文件大小：35840
    • 提供者：qq_45772158

  1. alu01.circ

  2. 8位可控加减法电路设计 在 Logisim 模拟器中打开 alu.circ 文件，在对应子电路中利用已经封装好的全加器设计88位串行可控加减法电路，其电路引脚定义如图所示，用户可以直接使用在电路中使用对应的隧道标签，其中 X，Y 为两输入数，Sub 为加减控制信号，S 为运算结果输出，Cout 为进位输出，OF 为有符号运算溢出位。

  3. 所属分类：互联网

    • 发布日期：2020-06-01
    • 文件大小：658432
    • 提供者：qq_45772158

  1. logism实现原码一位乘法

  2. 华科计算机组成原理实验实验文件，用logism实现原码一位乘法，包含计数器、分线器、比较器、隧道等器件的使用。实验结果正确

  3. 所属分类：其它

    • 发布日期：2020-05-30
    • 文件大小：595968
    • 提供者：qq_43796149

  1. 16位海明编码电路设计1-5.circ

  2. 在 logisim 中打开实验资料包中的 data.circ 文件，在对应电路中完成海明校验编码电路。输入输出引脚定义如图所示。输入：1616位原始数据；输出：2222位校验码（1616位数据位+55位校验位+11位总校验位），注意输入1616位原始数据的每一位都已经通过分线器利用隧道标签引出，可以直接复制到绘图区使用。

  3. 所属分类：互联网

    • 发布日期：2020-06-17
    • 文件大小：526336
    • 提供者：qq_45772158

  1. 第4关：偶校验解码电路设计1-4.txt

  2. 在logisim中打开实验资料包中的 data.circ 文件，在对应电路中完成偶校验检错电路。输入：1717位校验码，校验位存放在最高位；输出：1616位原始数据，11位检错位；实验电路输入输出引脚定义如图所示，注意1717位校验码的每一位都通过分线器利用隧道标签引出，方便实验时使用。

  3. 所属分类：互联网

    • 发布日期：2020-06-17
    • 文件大小：526336
    • 提供者：qq_45772158

  1. 华科 计算机组成原理 运算器设计(HUST) logisim 全11关

  2. 以下十一关，自测100分通过—— 第1关：8位可控加减法电路设计 第2关：CLA182四位先行进位电路设计 第3关：4位快速加法器设计 第4关：16位快速加法器设计 第5关：32位快速加法器设计 第6关：5位无符号阵列乘法器设计 第7关：6位有符号补码阵列乘法器 第8关：乘法流水线设计 第9关：原码一位乘法器设计 第10关：补码一位乘法器设计 第11关：MIPS运算器设计

  3. 所属分类：教育

    • 发布日期：2020-06-23
    • 文件大小：550912
    • 提供者：weixin_45819518