很详细的maxplusll使用教程，实用，适用于初学的人

MAXplusll原理图设计教程，可编程逻辑器件

通过打开File Open｜fun_text.rpt，或者双击rpt按钮，就能够在编译器窗口（请参阅图1）中看到设计结果。在Utilities｜Find Text｜LCs下的device summary中可以看到所使用的LC和存储器模块的数量。在报告文件中可以看到元器件的输出管脚和逻辑合成的结果（也就是逻辑方程）。核对包括偏移二进制码格式的正弦表的存储器初始化文件slne.mif，这一文件是使用本书所附光盘book2e/util目录下的slne.exe程序生成的。选择MaxPlusll｜Ploo

系数为{－1，3，75， 3.75，-1}的滤波器的VHDL设计如下： 　　这一设计是对图中直接FIR滤波器结构的文字解释，这种设计对对称和非对称滤波器都适用。抽头延迟线每个抽头的输出分别乘以相应加权的二进制值，再将结果相加。对应脉冲10的滤波器脉冲响应y如图2所示。注意：MaxPlusll是以无符号数显示-10的，也就是256-10＝246。 　　图1 直接形式的FIR滤波器 　　图2 脉冲输入为1O时FIR滤波器的VHDL仿真结果 　　有3种显而易见的措施可以改进这一设计