注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. modelsim-10.5-se 安装文件6

  2. modelsim 10.5-se安装文件，WIN系统版本，最新安装文件

  3. 所属分类：硬件开发

    • 发布日期：2017-12-03
    • 文件大小：104857600
    • 提供者：takeshineshiro

  1. modelsim 10.6 se 01

  2. modelsim10.5se，支持vivado 2017.4版本， 总共3个压缩包，zip格式，全选后解压。

  3. 所属分类：硬件开发

    • 发布日期：2018-07-27
    • 文件大小：230686720
    • 提供者：catcat_2

  1. modelsim10.6d

  2. 是modelsim10.6d-se的资源链接，若链接失效，请联系我(CSDN站内私信)，我也是从网友得到的，现分享给大家。 亲测编译viviado2017.4库无错误，另外我还有QuestaSim10.6c，也是从网友得到，但我没有放进这里来

  3. 所属分类：硬件开发

    • 发布日期：2018-10-13
    • 文件大小：185
    • 提供者：litao31415

  1. Xilinx_CAM.rar

  2. CAM存储器的实现VHDL代码，根据官方xapp1151范例修改，可用于7系列的FPGA。开发环境：Vivado2018.3；仿真环境Modelsim10.6

  3. 所属分类：嵌入式

    • 发布日期：2020-03-21
    • 文件大小：1048576
    • 提供者：linbian1168

  1. 异步fifo的verilog实现

  2. 该资源是实现了的通过异步fifo进行跨时钟域传输的vivado工程，在不同的时钟域进行fifo数据读写，并用读写地址的格雷码判断fifo空满产生空满标志。工程代码基于vivado2017.4，并在modelsim10.6上仿真成功。工程中附有testbench。

  3. 所属分类：硬件开发

    • 发布日期：2020-07-08
    • 文件大小：325632
    • 提供者：qq_37864715

  1. modelsim10.6安装包.zip

  2. 匹配vivado2018

  3. 所属分类：电信

    • 发布日期：2021-02-24
    • 文件大小：650117120
    • 提供者：definecj

  1. 基于CORDIC算法的改进的平方环设计

  2. 在数字通信中，载波恢复电路是非常重要的电路环节，而其中的平方环变换以其电路的简单受到了广泛的使用。为了进一步简化该电路结构，提出了一种改进的平方环电路，这种改进的平方环省去了2分频电路，同时在文章中作者进一步改进了这个电路，将其中的多个乘法器用CORDIC算法来实现，该算法仅使用移位运算与加法器，便于流水线结构实现，降低了电路的复杂特性。最后，将该改进的电路联合ISE14.7和Modelsim10.1a进行仿真，恢复出了输入信噪比分别为6 dB和80 dB下的载波信号，验证了该电路的可行性。

  3. 所属分类：其它

    • 发布日期：2021-01-27
    • 文件大小：850944
    • 提供者：weixin_38687807