注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Xlinx ISE 9.X FPGA_CPLD设计指南

  2. Xilinx ISE 9.x FPGA/CPLD设计指南 目录 （这是本书的第1页到76页，只因只能上传小于20M的文件，其它的也已上传） 第1章　FPGA设计简介　1 1.1　FPGA结构简介　2 1.1.1　总体结构　2 1.1.2　可配置逻辑块CLB　3 1.1.3　输入输出模块(Input/Output Block)　6 1.1.4　块RAM(BlockRAM)　9 1.2　最新FPGA产品──Virtex-5　10 1.2.1　Virtex-5的特点　10 1.2.2　Virtex-

  3. 所属分类：硬件开发

    • 发布日期：2009-11-27
    • 文件大小：18874368
    • 提供者：jiemizhe000

  1. Xlinx ISE 9.X FPGA_CPLD设计指南

  2. Xilinx ISE 9.x FPGA/CPLD设计指南 目录 （这是本书的第77页到140页，只因只能上传小于20M的文件，其它的也已上传） 第1章　FPGA设计简介　1 1.1　FPGA结构简介　2 1.1.1　总体结构　2 1.1.2　可配置逻辑块CLB　3 1.1.3　输入输出模块(Input/Output Block)　6 1.1.4　块RAM(BlockRAM)　9 1.2　最新FPGA产品──Virtex-5　10 1.2.1　Virtex-5的特点　10 1.2.2　Virte

  3. 所属分类：硬件开发

    • 发布日期：2009-11-27
    • 文件大小：19922944
    • 提供者：jiemizhe000

  1. UCF规则，管教约束文件的语法详解

  2. 详细讲解了UCF管脚约束的语法规则！比如外部管角是如何与内部资源相连接的，等等，很详细

  3. 所属分类：专业指导

    • 发布日期：2010-09-23
    • 文件大小：491520
    • 提供者：DTracy123

  1. ISE编写约束文件使用指南

  2. 详细介绍了如何编写ise中ucf文件编写

  3. 所属分类：硬件开发

    • 发布日期：2011-12-02
    • 文件大小：3145728
    • 提供者：yhuiping

  1. Xilinx ISE11.1的跑马灯程序，基于Spartan-3AN

  2. Xilinx ISE 11.1的跑马灯程序，是基于Spartan-3AN入门板套件的，里面就两个关键文件，一个是verilog源文件(TestLED.v)，一个用户约束文件TestLED.ucf（不是Spartan-3AN类型平台，对照你自己的板卡引脚说明文档相应修改即可），自己只需把这两个文件添加到工程中，然后综合，再创建bit下载文件，用iMpact烧录到器件中。这是初学者学习FPGA非常直观的一个入门实例。

  3. 所属分类：硬件开发

    • 发布日期：2014-02-08
    • 文件大小：48128
    • 提供者：dijkstar

  1. spartan3e的ucf引脚约束文件

  2. spartan3e的引脚约束文件，要用哪跟引脚直接把注释取消即可

  3. 所属分类：硬件开发

    • 发布日期：2014-04-06
    • 文件大小：7168
    • 提供者：u012011632

  1. UCF文件中时序约束的语法

  2. UCF文件中时序约束的语法，很通俗易懂，手把手教

  3. 所属分类：硬件开发

    • 发布日期：2014-07-09
    • 文件大小：132096
    • 提供者：bucter

  1. 基于verilog的时钟分频器

  2. 基于verilog的任意时钟分频器，包括ucf管脚约束文件和时钟约束文件，只需要在FPGA上输入分频系数，就可以在示波器上获得相应分频后的波形

  3. 所属分类：硬件开发

    • 发布日期：2015-05-14
    • 文件大小：994304
    • 提供者：qq_15465075

  1. ucf转xdc教程

  2. 如何将ucf约束文件转为xdc文件

  3. 所属分类：硬件开发

    • 发布日期：2017-07-11
    • 文件大小：90112
    • 提供者：u010824951

  1. ml605 UCF 文件

  2. 对于塞琳思开发板ML605 的约束文件进行详细的介绍，对于各种管脚进行了详细的解释

  3. 所属分类：硬件开发

    • 发布日期：2018-09-09
    • 文件大小：9216
    • 提供者：qq_43163649

  1. 约束实现.pdf

  2. NCF 约束文件的语法和UCF 文件相同，二者的区别在于： UCF 文件由用户输入，NCF 文件由综合工具自动生成，当二者发生冲突时，以UCF 文件为准，这是因为UCF 的优先级最高。PCF 文件可以分为两个部分：一部分是映射产生的物理约束，另一部分是用户输入的约束，同样用户约束输入的优先级最高。一般情况下，用户约束都应在UCF 文件中完成，不建议直接修改 NCF 文件和PCF文件。

  3. 所属分类：硬件开发

    • 发布日期：2019-07-09
    • 文件大小：120832
    • 提供者：ysh_wh

  1. zedboard_XDC约束文件.txt

  2. zedboard_XDC约束文件.txt # ---------------------------------------------------------------------------- # _____ # / \ # /____ \____ # / \===\ \==/ # /___\===\___\/ AVNET Design Resource Center # \======/ www.em.avnet.com/d

  3. 所属分类：硬件开发

    • 发布日期：2020-04-03
    • 文件大小：21504
    • 提供者：BerryNard

  1. 基于FPGA的嵌入式系统XBD文件设计

  2. 随着可编程逻辑器件的不断进步和发展，FPGA在嵌入式系统中发挥着越来越重要的作用，已经开始被广泛应用于通信、航天、医疗、工控等领域。Xilinx公司作为全球最大的可编程逻辑器件生产厂商，为嵌入式系统设计人员提供了比较全面的解决方案。Xilinx的嵌入式系统开发环境EDK，提供了一种通用的完全集成的硬件和软件开发环境，使设计人员可以利用单个开发环境快速配置针对PowerPC硬处理器或Microblaze软处理器内核的平台。在EDK开发环境下，利用用户向导可以准确快速地创建一个新的嵌入式系统，而在这

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：413696
    • 提供者：weixin_38740596

  1. 通信与网络中的转换（Translate）流程的平面规划设计

  2. 转换流程的布局设计通常称做“布局布线前的布局规划”，在布局规划时首先需要将综合后所生成的网表文件由Translate转换成NGD文件。该文件在执行Floorplan Design前，已经自动处理完毕。NGD文件包含设计开始时输入的包含位置的用户约束文件UCF或网表约束文件NCF，还可以包含设计中例化后的IP宏和输出Floorplan File（FNF）文件。  　　（1）在【 Processes for Source】窗口中执行【Translate】流程中的Floorplan Design，出现

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：599040
    • 提供者：weixin_38719540

  1. EDA/PLD中的FPGA底层编辑器相关的输入／输出文件

  2. FPGA Editor相关文件如下。  　　（1）输入文件.NCD：该文件由映射（Map）流程或布局布线（Place＆Route）流程生成，使用FPGA Editor可以编辑NCD文件，也可以将最后的结果保存为NCD文件。  　　（2）输出文件.PCF：物理约束（PCF）文件是映射程序生成的文本文件，它与UCF中的约束基本相同，该文件可以在FPGA Editor中编辑并输出。  　　（3）输入文件.NMC：该文件是一个物理宏库文件，其中包含物理宏库的定义，同时这个物理宏可以在FPGA Edito

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：25600
    • 提供者：weixin_38607026

  1. 嵌入式系统/ARM技术中的使用PACE工具一

  2. 为了能够全面地介绍PACE的功能，本节通过一个Spartan－3E器件的设计范例并运行【Floorplan Area／IO／Logic一Post Synthesis】来详细说明，不同系列的器件由于存在内部逻辑及“硬核”资源的差异，可能在界面中会有不同的显示，但原理是相同的。  　　（1）打开一个工程并选择一个已有的用户约束文件（UCF），或创建一个新的UCF文件。在【Processes for....】窗口内展开【User Constraints】选项，双击【Floorplan Area／IO／

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：275456
    • 提供者：weixin_38595528

  1. EDA/PLD中的CoolRunner-II器件的Keeper（维持）功台旨

  2. CoolRunner-II的输入/输出模块不仅具有终端调整(Keeper和Pullup)功能，而且可以支持多种接口标准。这些功能需要通过属性的设置才能被启用，并仅影响指定的输入／输出引脚。通常情况下，CoolRunner-II器件并不启用这些功能。 　　Keeper类似于一个保持器，通过弱的内部上拉/下拉电阻将I/o脚上的数据保持在最后一个数据的状态。需要注意的是，对于高阻或浮动的不能确定的输入/输出引脚，选择Keeper功能后会产生额外的漏电流。Keeper电路不需要外部电阻，该功能的属性设置

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：33792
    • 提供者：weixin_38686860

  1. EDA/PLD中的CoolRunner-II器件使用施密特触发器

  2. CoolRunner-II器件中的每个输入/输出脚都具有施密特触发器(Schmitt Trigger)的功能，并可提供500 mV的磁滞范围。该功能除了能够有效地抑制噪声和用于模拟信号的接收之外，还可用于RC振荡回路，为系统提供灵活和廉价的时钟信号。该功能可以通过属性控制来使能和旁路。　　(1)约束文件(UCF)　　NET (signal name) SCHMITT_TRIGGER；　　例如：　　NET data_in SCHMITT_TRIGGER;　　NET clock   SCHMITT_

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：30720
    • 提供者：weixin_38713393

  1. Genesys2开发板DDR3引脚约束文件.ucf文件，并带有原理图，用户手册

  2. 自用的Genesys2开发板DDR3引脚约束文件.ucf文件，根据官方文档自用的配置文件

  3. 所属分类：嵌入式

    • 发布日期：2021-03-07
    • 文件大小：3145728
    • 提供者：Iloadingl

  1. FPGA底层编辑器相关的输入／输出文件

  2. FPGA Editor相关文件如下。  　　（1）输入文件.NCD：该文件由映射（Map）流程或布局布线（Place＆Route）流程生成，使用FPGA Editor可以编辑NCD文件，也可以将的结果保存为NCD文件。  　　（2）输出文件.PCF：物理约束（PCF）文件是映射程序生成的文本文件，它与UCF中的约束基本相同，该文件可以在FPGA Editor中编辑并输出。  　　（3）输入文件.NMC：该文件是一个物理宏库文件，其中包含物理宏库的定义，同时这个物理宏可以在FPGA Editor及

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：23552
    • 提供者：weixin_38672815
« 12 »