注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 算法到硬件实现

  2. 想知道算法在verilog中的应用吧，还有verilog许多不可综合的语句的存在意义。这本书就是讲这个的！

  3. 所属分类：其它

    • 发布日期：2008-06-01
    • 文件大小：2097152
    • 提供者：dianyubaobei

  1. verilog 不可综合语句 总结 汇总（转）

  2. verilog 不可综合语句 总结 包括了可综合和不可综合的结构

  3. 所属分类：嵌入式

    • 发布日期：2012-03-06
    • 文件大小：912384
    • 提供者：baoyi2009

  1. Verilog可综合与不可综合语句汇总

  2. Verilog可综合与不可综合语句汇总,讲得挺透彻的，值得一看

  3. 所属分类：硬件开发

    • 发布日期：2013-04-17
    • 文件大小：301056
    • 提供者：lmldc611

  1. Verilog求最大公约数

  2. 用Verilog编写的求两个数的最大公约数，此为完整的工程文件，是可综合的，注意while语句在Verilog中是不可综合的！

  3. 所属分类：嵌入式

    • 发布日期：2013-04-23
    • 文件大小：129024
    • 提供者：u010420969

  1. verilog 不可综合语句

  2. verilog 不可综合语句 查看检查，一面报错

  3. 所属分类：硬件开发

    • 发布日期：2013-05-22
    • 文件大小：193536
    • 提供者：harold19910303

  1. verilog 不可综合语句

  2. verilog基础知识 不可综合语句的情况列举

  3. 所属分类：专业指导

    • 发布日期：2013-10-20
    • 文件大小：34816
    • 提供者：baiseliaoya

  1. vhdl教程 挺好的资源

  2. vhdl学习资料，大家喜欢就看看吧VHDL培训教程 第一讲、VHDL简介及其结构 第二讲、VHDL中的对象、操作符、数据类型 第三讲、VHDL中的控制语句及模块 第四讲、状态机的设计VHDL培训教程 欢迎参加VHDL培训 浙江大学电子信息技术研究所 电子设计自动化(EDA)培训中心 编写:王勇 TEL:7951949或7951712 EMAIL:wangy@isee.zju.edu.cn第一讲、VHDL简介及其结构 • 通过本课的学习您可以了解以下几点 1、VHDL 的基本概念 2、VHDL的

  3. 所属分类：C

    • 发布日期：2008-10-27
    • 文件大小：490496
    • 提供者：ylw51100

  1. Modelsim 6.0 使用教程

  2. 3.3 Modelsim仿真的基本步骤 Modelsim的仿真主要有以下几个步骤：建立库并映射库到物理目录；编译原代码（包括Testbench；执行仿真。 当对要仿真的目标文件进行仿真时需要给文件中的各个输入变量提供激励源，并对输入波形进行的严格定义，这种对激励源定义的文件称为Testbench，即测试台文件。下面先讲一下Testbench的产生方法。 我们可以在modelsim内直接编写Testbench，而且modelsim还提供了常用的各种模板。具体步骤如下： ⑴．执行File->

  3. 所属分类：嵌入式

    • 发布日期：2009-01-03
    • 文件大小：433152
    • 提供者：wanglinghuan

  1. verilog 不可综合语句

  2. 基础知识：verilog 不可综合语句；建立可综合模型的原则。

  3. 所属分类：其它

    • 发布日期：2020-08-04
    • 文件大小：56320
    • 提供者：weixin_38663113

  1. 芯片设计：verilog语法

  2. task模块如果用到不可综合的语句，就无法综合，只能用在system verilog中用于描述行为。task一般用在仿真里，在RTL不推荐使用。从C语言的角度讲，task相当于一个函数，被调用时方可执行。

  3. 所属分类：其它

    • 发布日期：2020-08-10
    • 文件大小：50176
    • 提供者：weixin_38653602