注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. verilog 简明教程

  2. 对verilog初学者很有用。 Verilog HDL 是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数 字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。 Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结 构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建 模语言。此外，Verilog HDL 语言提供了编程语

  3. 所属分类：嵌入式

    • 发布日期：2009-06-12
    • 文件大小：328704
    • 提供者：jiang_shuguo

  1. Verilog HDL简明教程

  2. Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。 　　Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外，Verilog HDL语言提供了编程语言接口，通过该接口可以在模拟、验证期间从

  3. 所属分类：嵌入式

    • 发布日期：2009-11-03
    • 文件大小：162816
    • 提供者：xl520577

  1. verilog仿真入门级教程

  2. 适合需要用verilog搭建仿真环境的初学者

  3. 所属分类：嵌入式

    • 发布日期：2010-01-28
    • 文件大小：66560
    • 提供者：jasonsilver

  1. 北大verilog课件(pdf版)

  2. 北大verilog课件(pdf版) 介绍VerilogHDL, 内容包括： verilog应用 介绍Cadence Verilog仿真器 逻辑综合的介绍 设计约束（ Constraint） 设计优化

  3. 所属分类：嵌入式

    • 发布日期：2010-04-07
    • 文件大小：2097152
    • 提供者：steve929

  1. 中文版Verilog HDL简明教程..chm

  2. 　Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。 　　Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外，Verilog HDL语言提供了编程语言接口，通过该接口可以在模拟、验证期间

  3. 所属分类：嵌入式

    • 发布日期：2010-05-10
    • 文件大小：88064
    • 提供者：fsy0215

  1. XilinxISE12.3的原理图仿真测试工程

  2. XilinxISE12.3的原理图仿真测试工程，非常实用。为第一次使用XilinxISE12.3仿真的用户准备.内含sch文件，Verilog仿真文件，仿真结果，由于花时间制作，而且绝对实用，所以分稍高。谅解！

  3. 所属分类：嵌入式

    • 发布日期：2010-11-15
    • 文件大小：203776
    • 提供者：zuiaitao

  1. 如何编写testbench的总结(Verilog)

  2. 网上找来编写testbench的一些总结，对初学者非常有用(基于verilog)

  3. 所属分类：嵌入式

    • 发布日期：2010-11-28
    • 文件大小：57344
    • 提供者：F_134

  1. NC-verilog 仿真教程和实验实例

  2. NC-verilog 仿真教程和实验实例 NC-verilog 仿真教程和实验实例 NC-verilog 仿真教程和实验实例

  3. 所属分类：嵌入式

    • 发布日期：2011-02-10
    • 文件大小：2097152
    • 提供者：duanhuei

  1. verilog仿真入门级教程.pdf

  2. verilog仿真入门级教程 A Verilog HDL Test Bench Primer

  3. 所属分类：硬件开发

    • 发布日期：2011-04-18
    • 文件大小：66560
    • 提供者：tuqiaolin

  1. icarus-verilog仿真工具

  2. 开源工具，支持verilog的编译、仿真和查看波形。工具小巧，运行速到很快。

  3. 所属分类：硬件开发

    • 发布日期：2011-09-19
    • 文件大小：6291456
    • 提供者：bithouat014

  1. 曼彻斯特编译码 verilog仿真实现

  2. 曼彻斯特编译码 verilog 仿真 实现

  3. 所属分类：硬件开发

    • 发布日期：2012-03-18
    • 文件大小：3072
    • 提供者：mengwei113

  1. 伪随机序列verilog仿真设计

  2. 伪随机序列verilog仿真设计 源代码仿真成功

  3. 所属分类：硬件开发

    • 发布日期：2012-03-18
    • 文件大小：2048
    • 提供者：mengwei113

  1. UART verilog仿真实现

  2. UART verilog仿真实现 仿真功能实现

  3. 所属分类：硬件开发

    • 发布日期：2012-03-18
    • 文件大小：3072
    • 提供者：mengwei113

  1. SPI verilog仿真实现

  2. SPI verilog仿真实现 仿真功能实现

  3. 所属分类：硬件开发

    • 发布日期：2012-03-18
    • 文件大小：3072
    • 提供者：mengwei113

  1. RS编码器verilog仿真实现

  2. RS编码器 verilog 仿真功能实现

  3. 所属分类：硬件开发

    • 发布日期：2012-03-18
    • 文件大小：12288
    • 提供者：mengwei113

  1. I2C verilog仿真实现

  2. I2C verilog 仿真 实现 仿真功能实现

  3. 所属分类：C++

    • 发布日期：2012-03-18
    • 文件大小：5120
    • 提供者：mengwei113

  1. Spectre、Ultrasim和Spectre-Verilog 仿真介绍

  2. CADENCE 的 Spectre、Ultrasim和Spectre-Verilog 仿真介绍

  3. 所属分类：硬件开发

    • 发布日期：2012-07-23
    • 文件大小：891904
    • 提供者：zyp96

  1. sdram verilog 仿真模型

  2. 在使用fpga设计sdram控制器时，可以通过官方的sdram仿真模型对verilog HDL设计的sdram控制器进行仿真，仿真可以得到相应的输出信息，比如初始化进度。本资源为镁光官方的仿真模型，需要修改.vh文件为.h，然后在sdr文件中也把.vh修改成.h，最后在新的.h文件中加入你的sdram的型号，比如`define sg6a `define den128Mb `define x16 将sdr文件添加到仿真模型，下面是仿真的初始化部分的运行结果。 # Note : Cyclone I

  3. 所属分类：硬件开发

    • 发布日期：2018-10-07
    • 文件大小：12288
    • 提供者：u013608300

  1. eMMC Verilog仿真模型

  2. eMMC Verilog仿真模型，用于FPGA eMMC 控制器仿真测试，支持e-MMC 4.51，是开发FPGA　eMMC controler 的测试仿真模型。

  3. 所属分类：嵌入式

    • 发布日期：2020-06-04
    • 文件大小：33792
    • 提供者：wuze2009032075

  1. 关于verilog仿真使用#和的仿真结果不同的研究

  2. 最近仿真一段很奇怪的代码，testbench中分别使用#和，但是输出波形不一致。

  3. 所属分类：其它

    • 发布日期：2020-08-10
    • 文件大小：186368
    • 提供者：weixin_38653040
« 12 3 4 5 6 7 8 9 10 ... 50 »