注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. tri-mac verilog开源代码

  2. tri-mac verilog开源代码

  3. 所属分类：其它

    • 发布日期：2010-10-26
    • 文件大小：178176
    • 提供者：pengwangguo

  1. OR1200开源CPU源代码分析

  2. 附件OR1200开源CPU源代码分析，里面包含OR1200开源代码分析，是用verilog写成。

  3. 所属分类：硬件开发

    • 发布日期：2011-08-08
    • 文件大小：423936
    • 提供者：jouney316

  1. can controller IP core(Verilog)

  2. 开源的Can Controller的可综合IP Core 代码，来自sourcecore网站。By Igor

  3. 所属分类：Java

    • 发布日期：2008-08-29
    • 文件大小：52224
    • 提供者：alexhex

  1. 8051 verilog源码

  2. 8051的开源verilog代码，可用于内核研究

  3. 所属分类：硬件开发

    • 发布日期：2013-10-24
    • 文件大小：667648
    • 提供者：asdsunyunxiang

  1. 5个开源ARM verilog代码

  2. 5个arm核arm6_verilog,arm7_verilog_1,arm7_VHDL,Core_arm_VHDL,nnARM01_11_1_3 arm6_verilog.rar 一个最简单的arm内核，verilog写的，有点乱 arm7_verilog_1.rar J. Shin用verilog写的arm7核心，结构良好，简明易懂 nnARM01_11_1_3.zip.zip nnARM开源项目，国防科技大学牛人ShengYu Shen写的，原来放在opencores上，因为写得太好了，后

  3. 所属分类：其它

    • 发布日期：2014-06-22
    • 文件大小：1048576
    • 提供者：shooter003

  1. Xilinx FPGA工程例子及源码(第二部分)

  2. 1024点FFT快速傅立叶变换.zip (511.44 KB) AD7266的Verilog驱动程序.zip (558.32 KB) BOOTLOADER (基于Platform Flash).rar (973.98 KB) ChipScope使用示例.zip (1.06 MB) DDR SDRAM控制器verilog代码.zip (475.63 KB) DDR SDRAM控制器参考设计VHDL代码.zip (990.35 KB) DDR2 Controller.zip (303.76 KB)

  3. 所属分类：硬件开发

    • 发布日期：2017-08-03
    • 文件大小：40894464
    • 提供者：zhm11253

  1. miniMAC_1GE-20180501

  2. 开源的以太网MAC设计代码（Verilog）。 基于AXI总线接口，提供完整的仿真环境。

  3. 所属分类：硬件开发

    • 发布日期：2018-04-30
    • 文件大小：101376
    • 提供者：teddybearw

  1. 安卓语法高亮编辑器HighlightTextEditor.zip

  2. 语法高亮 HighlightTextEditor是一个安卓代码语法高亮控件，目前已经支持200多种语言，近90多种主题配色方案，同时支持lua扩展，以及自定义语言配置。强烈推荐，一款不可多得的开源控件。 支持的语言： abap4.lang clojure.lang innosetup.lang nxc.lang s.lang abc.lang clp.lang interlis.lang oberon.lang sas.lang abnf.lang cobol.lang io.lang obj

  3. 所属分类：其它

    • 发布日期：2019-07-19
    • 文件大小：4194304
    • 提供者：weixin_39840387

  1. e200_opensource-master.zip

  2. 蜂鸟E200系列处理器开源代码，蜂鸟E200系列处理器是由中国大陆资深研发团队开发的开源RISC-V处理器核，侧重于低成本低功耗的嵌入式领域，支持从RV32EC到RV32GC的多种指令集，具有2级流水线深度，功耗和性能指标优于目前主流的商用ARM Cortex-M系列处理器。该处理器核使用Verilog语言，具有良好的可读性，且具备完整的文档（均为中文）、配套SoC、FPGA原型平台和GDB交互调试功能，能够很容易的应用到具体产品中去。

  3. 所属分类：嵌入式

    • 发布日期：2020-03-17
    • 文件大小：80740352
    • 提供者：weixin_37758706

  1. sifive_RISCV_开源verilog代码

  2. sifive_RISCV_开源verilog代码 sifive_RISCV_开源verilog代码

  3. 所属分类：硬件开发

    • 发布日期：2019-08-24
    • 文件大小：2097152
    • 提供者：drjiachen

  1. Hummingbird_E200_Series_Core_SoC_Introduction.pdf

  2. RISC V 蜂鸟 E200 系列 Core & SoC 简介,目前存在着诸多的开源与商用的 RISC-V 处理器核,蜂鸟 E200 系列由中国大陆本土研发团队开发,用户能够轻松与本土的开发人员取得交流和支持,蜂鸟 E200 的研发团队来自业界一流的处理器设计公司,使用所有 EDA 工具均稳健支持的 Verilog 2001 语法编写的可综合 RTL 代码

  3. 所属分类：嵌入式

    • 发布日期：2019-07-20
    • 文件大小：1048576
    • 提供者：jjinl

  1. spi-master-verilog_and_VHDL

  2. GITHUB上一个非常好用的SPI开源代码，代码风格极好，注释清晰，结构简单，使用方便，初学者可以作为学习参考，有Verilog和VHDL两个版本。 ------------------------------------------------------------------------------------ // Note: i_Clk must be at least 2x faster than i_SPI_Clk // // Parameters: SPI_MOD

  3. 所属分类：嵌入式

    • 发布日期：2020-06-23
    • 文件大小：16384
    • 提供者：yalsim

  1. HD-GR开源GPS+BDS双模接收机基带模块Verilog源码

  2. HD-GR开源GPS+BDS双模接收机基带模块Verilog源码。首次由Turing321发布在CSDN网络，模块代码最终修改于2020年。

  3. 所属分类：硬件开发

  1. Namuru开源GPS接收机基带模块Verilog源码

  2. Namuru开源GPS接收机基带模块Verilog源码。最初由UNSW的Peter Mumford发布在网络，模块代码最终修改于 2007年。

  3. 所属分类：硬件开发

  1. HD_GPS开源代码

  2. GPS/BD 开源代码ADC 两位 采用VERILOG HDL编写，有比较好的参考价值，共同学习吧，

  3. 所属分类：系统安全

    • 发布日期：2020-09-25
    • 文件大小：53248
    • 提供者：weixin_40010868

  1. 【FPGA】Verilog代码实现温湿度传感器DHT11

  2. #今天也是咸鱼的一天~ 因为参加Robei 杯 是要做一个机器人，先不说这个机器人具体怎么机器法，但是和外界互通的传感器肯定少不了，通过获取外界环境数据，进行处理，然后做出各种各样的功能。 先来讲个简单的模块，温湿度传感器DHT11。 DHT11介绍 DHT11是一款价格便宜，易于使用的温度湿度测量二合一传感器。它具有超小体积、极低功耗的特点。它使用单根总线与单片机进行双向的串行数据传输，信号传输距离可达20米以上。非常适用于对精度和实时性要求不高的温湿度测量场合。 本文将以DFRobot开源硬

  3. 所属分类：其它

    • 发布日期：2021-01-06
    • 文件大小：167936
    • 提供者：weixin_38666208

  1. spinalAdderNetMNIST：SpinalHDL AdderNet MNIST-源码

  2. SpinalHDL AdderNet MNIST 这是一个瞎写的理论上可以部署在FPGA上的用SpinalHDL写的针对MNIST的AdderNet，参考了华为的那篇论文，python代码调用了华为开源的那个代码。 训练也是瞎训练的，权重可能不太好，所以准确率很低，浮点精度97％多，量化后就更差了（9659/9998）。 FPGA代码中LayerCore这个核心模块和它下属的模块用比较基础的写法写的，思路就是传统的写rtl的思路，可以理解为相当于是verilog翻译来的。它的外层Layer A

  3. 所属分类：其它

    • 发布日期：2021-02-14
    • 文件大小：365568
    • 提供者：weixin_42129113

  1. nngen：NNgen：深度神经网络的完全可定制的硬件综合编译器-源码

  2. 神经元 深度神经网络的完全可定制的硬件综合编译器 版权所有2017，高前田山崎新也及其贡献者 执照 Apache许可2.0（ ） 什么是NNgen？ NNgen是开源的编译器，用于为深度神经网络综合模型专用的硬件加速器。 NNgen根据输入模型定义生成Verilog HDL源代码和DNN加速器的IP内核包（IP-XACT）。 生成的硬件包罗万象，包括处理引擎，片上存储器，片上网络，DMA控制器和控制电路。 因此，开始处理后，生成的硬件不需要外部电路或CPU进行任何其他控制。 NNgen的

  3. 所属分类：其它

    • 发布日期：2021-01-31
    • 文件大小：1048576
    • 提供者：weixin_42133899

  1. UndefeatedSunny-源码

  2. 嘿 嗨，我是印度热情洋溢的自学成才的数字验证工程师 。 我对此的热情在于梦想的想法，并通过优雅的界面使它们变为现实。 我会非常小心自己构建的东西的经验，体系结构和代码质量。 我也是开源爱好者和维护者。 我从开放源代码社区中学到了很多东西，我喜欢通过开放源代码进行协作和知识共享。 :speech_balloon: 询问我任何事情，我很乐意提供帮助； :closed_mailbox_with_raised_flag: 如何联系我 :memo: :memo: :high_voltag

  3. 所属分类：其它

    • 发布日期：2021-03-31
    • 文件大小：607232
    • 提供者：weixin_42129113