注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Verilog HDL硬件描述语言.rar

  2. www.bestlinux.cn西安万达嵌入式 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15

  3. 所属分类：C++

    • 发布日期：2009-05-06
    • 文件大小：4194304
    • 提供者：qiang215510171

  1. Verilog教程（PDF格式）

  2. 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 1 5 3.5 编译指令 15 3.5.1 `defi

  3. 所属分类：C++

    • 发布日期：2009-05-11
    • 文件大小：3145728
    • 提供者：xiongyanping

  1. 华为Verilog入门_PDF

  2. 这是华为的Verilog HDL 入门教程。比较适合刚要学习Verilog的朋友使用

  3. 所属分类：专业指导

    • 发布日期：2009-05-14
    • 文件大小：287744
    • 提供者：hain163

  1. 简化SPI协议 verilog 版

  2. 简化spi协议，使用比较简单，能够实现SPI传输，特别适合SD卡的spi模式。Verilog版

  3. 所属分类：专业指导

    • 发布日期：2009-06-12
    • 文件大小：9216
    • 提供者：wubinll

  1. ADPCM编解码的verilog程序

  2. ADPCM编解码的verilog程序，模块化程序，EN下降沿读取输入端数据，两个CLK后输出编解码结果。CLK在25MHz以内工作比较稳定。

  3. 所属分类：其它

    • 发布日期：2009-06-19
    • 文件大小：3072
    • 提供者：eddy0317

  1. verilog的大量通俗易懂的实例

  2. 这篇文章里面收集了大量的verilog程序例子，而且通俗易懂，比较适合初学者使用，这对大家的实践能力会有帮助

  3. 所属分类：专业指导

    • 发布日期：2009-06-28
    • 文件大小：152576
    • 提供者：amoo2

  1. verilog 数字系统设计

  2. verilog 比较经典的中文书籍，夏宇闻版的

  3. 所属分类：专业指导

    • 发布日期：2009-12-03
    • 文件大小：4194304
    • 提供者：guanzhenqi

  1. verilog 数字系统设计part4

  2. verilog 比较经典的中文书籍，夏宇闻版的

  3. 所属分类：专业指导

    • 发布日期：2009-12-03
    • 文件大小：4194304
    • 提供者：guanzhenqi

  1. verilog 数字系统设计

  2. verilog 比较经典的中文书籍，夏宇闻版的

  3. 所属分类：专业指导

    • 发布日期：2009-12-03
    • 文件大小：2097152
    • 提供者：guanzhenqi

  1. 解决初学者疑惑：VHDL、Verilog，System+verilog比较

  2. 很多初学者不知道是用verilog还是VHDL，这里有很好的资料，供大家参考

  3. 所属分类：专业指导

    • 发布日期：2010-04-29
    • 文件大小：74752
    • 提供者：zhaojunhuhao

  1. 解决初学者疑惑：VHDL、Verilog，System+verilog比较.pdf

  2. 解决初学者疑惑：VHDL、Verilog，System+verilog比较.pdf

  3. 所属分类：专业指导

    • 发布日期：2010-07-14
    • 文件大小：74752
    • 提供者：hglikun

  1. verilog比较器

  2. 在使用脉宽调制时需要做一个比较器，这是一个全数字话的模块

  3. 所属分类：专业指导

    • 发布日期：2010-09-13
    • 文件大小：2048
    • 提供者：lijunaisgl

  1. verilog基础学习课件

  2. 本课件可用于对FPGA学习有兴趣的同学学习使用，因为verilog 比较容易上手

  3. 所属分类：嵌入式

  1. verilog HDL硬件描述语言

  2. verilog 比较全面的讲解，很详细。的确是很好的东西，相信对大家有用~

  3. 所属分类：嵌入式

    • 发布日期：2011-10-06
    • 文件大小：3145728
    • 提供者：zhao_cancan

  1. 解决初学者疑惑：VHDL、Verilog，System verilog比较

  2. 解决初学者疑惑：VHDL、Verilog，System verilog比较

  3. 所属分类：Web开发

    • 发布日期：2012-03-31
    • 文件大小：74752
    • 提供者：dengyuance

  1. verilog 两位比较器

  2. 比较两个输入数字的大小，用verilog实现

  3. 所属分类：硬件开发

  1. verilog比较器

  2. 　　　设计一个带功能选择的字节（8位）的比较器（compare.v）。 　　　 　　　说明：比较两个字节的大小，选择控制位为sel[1:0]要求在sel的控制下： 　　　1）当 sel=00时如a[7:0]大于b[7:0]，则输出高电平，否则输出低电平； 　　　2）当sel=01时如a[7:0]小于b[7:0]，则输出高电平，否则输出低电平； 　　　3）当sel=01时如a[7:0]等于b[7:0]，则输出高电平，否则输出低电平；

  3. 所属分类：软件测试

    • 发布日期：2013-06-27
    • 文件大小：83968
    • 提供者：u010313633

  1. verilog学习资料

  2. 学习verilog比较好的资料，很值得一看

  3. 所属分类：硬件开发

    • 发布日期：2015-04-21
    • 文件大小：10485760
    • 提供者：qq_27605491

  1. VHDL与Verilog比较之设计实体

  2. VHDL和Verilog HDL是逻辑设计两种比较流行的硬件描述语言，业界一直没有停止对二者优劣的争议，对于初学者往往纠结与这些争议，从而徘徊在选择何种硬件设计语言的十字路口，笔者这里不在试图给出孰优孰劣的评判，而且放下纠结，通过对比何不同时掌握两种设计语言呢。

  3. 所属分类：其它

    • 发布日期：2020-07-25
    • 文件大小：51200
    • 提供者：weixin_38587473

  1. 八位全加器行为模块之vhdl与verilog比较

  2. verilog代码，非常简单；VHDL代码，相比繁琐很多，尤其是测试代码。

  3. 所属分类：其它

    • 发布日期：2020-08-03
    • 文件大小：28672
    • 提供者：weixin_38551938
« 12 3 4 5 6 7 8 9 10 ... 19 »