点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - verilog电子钟
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
基于verilog电子钟程序
基于verilog电子钟程序,可以设置时间,显示,秒表,以及闹钟等功能!
所属分类:
专业指导
发布日期:2009-05-27
文件大小:185344
提供者:
snowfirw
verilog 七段LED电子钟
本程序采用24小时制方式在6个七段数码管上显示时、分、秒。程序共分三个模块:N进制计数,24小时计数器,七段数码管转换,已通过仿真!
所属分类:
嵌入式
发布日期:2009-11-10
文件大小:189440
提供者:
victorzhi
Verilog 设计的电子钟
工程中设计的 verilog电子钟 有一定借鉴意义
所属分类:
专业指导
发布日期:2010-10-30
文件大小:45056
提供者:
qq397923641
verilog电子钟程序
利用软件 verilog进行编程,实现电子钟的计时功能,包括24点计时,整点报时,闹钟设定等功能
所属分类:
专业指导
发布日期:2010-11-02
文件大小:1048576
提供者:
hustheyanling
CPLD电子钟的verilog完整代码
CPLD中的verilog代码,电子钟,实现调试的功能。
所属分类:
专业指导
发布日期:2010-11-30
文件大小:67584
提供者:
jiang493819713
EDA(verilog)课程设计报告
06级的EDA(verilog)课程设计报告,包括:抢答器,密码锁,电子钟,交通灯控制系统,键盘接口等,感谢师兄的分享,有需要的就下吧
所属分类:
专业指导
发布日期:2011-06-22
文件大小:7340032
提供者:
wudipeng9
VerilogHDL编写的电子钟
简洁使用verilog语言编写的数字时钟,并且可以输入预设时间调整,时分秒分三段描述,简洁明了
所属分类:
硬件开发
发布日期:2011-09-25
文件大小:2048
提供者:
kaosheng001
verilog 控制CH452用两线制实现电子钟
代码用verilog实现了电子钟功能,同时通过I2C协议将显示数据发给了CH452.
所属分类:
硬件开发
发布日期:2012-04-20
文件大小:445440
提供者:
liufreedom
EDA, Verilog电子钟
EDA, Verilog电子钟。显示日期、时钟,可以调时
所属分类:
专业指导
发布日期:2012-06-30
文件大小:311296
提供者:
jj_magic
fpga电子时钟
基于FPGA 的电子时钟设计,在quartus上使用verilog语言编写的
所属分类:
硬件开发
发布日期:2013-03-12
文件大小:4194304
提供者:
af1215
电子钟设计
本代码可以完成电子钟的显示功能,verilog编写,数码管并行显示
所属分类:
嵌入式
发布日期:2014-05-19
文件大小:6144
提供者:
yan363282186
verilog现代可编程逻辑器件基础编程示例
5个简单verilog程序示例,包含程序要求、代码实现以及仿真效果图,适合初学verilog的人学习。具体题目如下: 1. 设计一个1/5分频器。要求:编写设计模块;编写测试模型。 2. 设计一个用于篮球比赛的定时器。要求: (1)定时时间为24秒,按递减方式计时,每隔1秒,定时器减1; (2)定时器的时间用两位数码管显示; (3)设置两个外部控制开关,控制定时器的直接复位、启动计时、暂停/连续计时;当定时器递减计时到零(即定时时间到)时,定时器保持零不变,同时发出报警信号,报警信号用一个发光
所属分类:
讲义
发布日期:2015-10-12
文件大小:3145728
提供者:
u012955036
基于FPGA的电子钟设计verilog版(全功能,Altera开发板验证通过)
基于FPGA的电子钟设计verilog版,用Quartus工具开发,采用模块化设计,含按键去抖、Altera开发板实测通过,简单修改引脚和频率即可使用,含详细注释。
所属分类:
硬件开发
发布日期:2016-03-01
文件大小:3072
提供者:
yangdong500239
多功能电子钟的Verilog设计
摘 要:Verilog是广泛应用的硬件描述语言,可以用在硬件设计流程的建模、综合和模拟等多个阶段。随着硬件设计规模的不断扩大,应用硬件描述语言进行描述的CPLD结构,成为设计专用集成电路和其他集成电路的主流。通过应用Verilog HDL对多功能电子钟的设计,达到对Verilog HDL的理解,同时对CPLD器件进行简要了解。 本文的研究内容包括: 对Altera公司Flex 10K系列的EPF10K 10简要介绍,Altera公司软件Max+plusⅡ简要介绍和应用Verilog HDL对多
所属分类:
嵌入式
发布日期:2009-02-14
文件大小:482304
提供者:
qq_16799779
FPGA设计电子钟
利用fpga开发板,verilog语言设计电子时钟,万年历,便于大家学习硬件基础入门
所属分类:
硬件开发
发布日期:2018-03-01
文件大小:261120
提供者:
qq_33822687
数字电子钟verilog课程设计
(1)设计一个能自动计时的电子钟,利用数码管分别显示当前的小时,分钟, 秒。 (2)可以通过按键对当前小时、分钟进行调整设置。 (3)在调节当前时间的模式下,短按可实现加法,当长按调节分钟的按键两 秒以上时可实现快速连加(每秒四次加一)。 (4)具备闹钟功能,可通过按键设定闹钟时间,当当前时间到达闹钟设定时 间时,LED 按照预设花型闪烁,并播放闹铃音乐。 (5)具备整点报时功能,当当前时间为整点时,LED 组闪烁,并播放整点 报时音乐。 (6)具备秒表功能,启动秒表功能时,通过 switch
所属分类:
嵌入式
发布日期:2018-09-29
文件大小:15360
提供者:
qq_35857421
FPGA基于NIOS II的电子钟设计
使用了Verilog和Sopc两项功能,故在硬件部分使用Verilog编写出数码管的驱动程序,使用NiOS II编写实现过程。 1)使用Qsys生成的定时器timer_1ms实现计时功能; 2)使用8个数码管显示时间; 3)使用3个按钮实现调时间和闹钟时间的功能。 按键1:更换模式(模式0:正常显示时间;模式1:调当前时间的小时;模式2;调当前时间的分钟;模式3:当前时间的秒;模式4:调闹钟时间的小时;模式5:调闹钟时间的分钟); 按键2:在非模式0下给需要调节的时间数加一
所属分类:
嵌入式
发布日期:2018-12-17
文件大小:23068672
提供者:
g_curry
基于Verilog的数字钟的设计与开发
基于Verilog的数字电子钟的设计与开发,代码是课程设计的时候写的。传到这里供大家研究。
所属分类:
硬件开发
发布日期:2019-03-26
文件大小:116
提供者:
feng2505664393
verilog实现分频器.docx
分频器是指使输出信号频率为输入信号频率整数分之一的电子电路。在许多电子设备中如电子钟、频率合成器等,需要各种不同频率的信号协同工作,常用的方法是以稳定度高的晶体振荡器为主振源,通过变换得到所需要的各种频率成分,分频器是一种主要变换手段。 早期的分频器多为正弦分频器,随着数字集成电路的发展,脉冲分频器(又称数字分频器)逐渐取代了正弦分频器。 下面以Verilog HDL 语言为基础介绍奇偶分频的分频器。
所属分类:
硬件开发
发布日期:2020-04-22
文件大小:36864
提供者:
syrg520
基于verilog 语言的数字电子钟设计
基于verilog 语言的数字电子钟设计,数码管实时显示时、分、秒的数字时钟(24小时显示模式);可以调节小时,分钟;能够进行24小时和12小时的显示切换;可以设置任意时刻闹钟,并且有开关闹钟功能;有整点报时功能,几点钟LED灯闪亮几下。
所属分类:
硬件开发
发布日期:2020-04-16
文件大小:3145728
提供者:
weixin_44453612
«
1
2
»