搜索资源 - verilog的135个经典程序设计实例

搜索资源列表

Verilog实例（经典135例）
很实用的Verilog实例！目录：王金明：《Verilog HDL程序设计教程》程序例子，带说明。【例 3.1】4 位全加器【例 3.2】4 位计数器【例 3.3】4 位全加器的仿真程序【例 3.4】4 位计数器的仿真程序【例 3.5】“与-或-非”门电路【例 5.1】用 case语句描述的 4 选 1 数据选择器【例 5.2】同步置数、同步清零的计数器【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值【例 5.5】用 begin-end 串行块产生信号波
所属分类：嵌入式
- 发布日期：2009-09-08
- 文件大小：130048
- 提供者：kevinsjtu

verilog HDL经典程序实例135例
Verilog HDL程序设计教程》程序例子，带说明。【例 3.1】4 位全加器【例 3.2】4 位计数器【例 3.3】4 位全加器的仿真程序【例 3.4】4 位计数器的仿真程序【例 3.5】“与-或-非”门电路【例 5.1】用 case语句描述的 4 选 1 数据选择器【例 5.2】同步置数、同步清零的计数器【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值【例 5.5】用 begin-end 串行块产生信号波形【例 5.6】用 fork-join 并行块产生信号波形【
所属分类：嵌入式
- 发布日期：2010-07-23
- 文件大小：158720
- 提供者：do622

verilog HDL经典实例135例
《Verilog HDL程序设计教程》程序例子，带说明。【例 3.1】4 位全加器【例 3.2】4 位计数器【例 3.3】4 位全加器的仿真程序【例 3.4】4 位计数器的仿真程序【例 3.5】“与-或-非”门电路【例 5.1】用 case语句描述的 4 选 1 数据选择器【例 5.2】同步置数、同步清零的计数器【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值【例 5.5】用 begin-end 串行块产生信号波形【例 5.6】用 fork-join 并
所属分类：嵌入式
- 发布日期：2009-04-04
- 文件大小：158720
- 提供者：ljj0709