注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. verilog设计练习进阶

  2. 设计练习进阶 前言 在前面学习的基础上，通过本章十个阶段的练习，一定能逐步掌握Verilog HDL设计的要点。我们可以先理解样板模块中每一条语句的作用，然后对样板模块进行综合前和综合后仿真，再独立完成每一阶段规定的练习。当十个阶段的练习做完后，便可以开始设计一些简单的逻辑电路和系统。很快我们就能过渡到设计相当复杂的数字逻辑系统。当然，复杂的数字逻辑系统的设计和验证，不但需要系统结构的知识和经验的积累，还需要了解更多的语法现象和掌握高级的Verilog HDL系统任务，以及与C语言模块接口的方

  3. 所属分类：嵌入式

    • 发布日期：2009-09-02
    • 文件大小：807936
    • 提供者：lbaihao

  1. Verilog语言与数字系统设计(夏宇闻著)

  2. 夏宇闻经典Verilog教程.基于普及率最高的hdl语言Verilog,详细教导数字系统设计的方法以及经验.

  3. 所属分类：专业指导

    • 发布日期：2009-09-05
    • 文件大小：1048576
    • 提供者：lmh870401

  1. Verilog HDL设计的要点

  2. 十个阶段的练习做完后，便可以开始设计一些简单的逻辑电路和系统。很快我们就能过渡到设计相当复杂的数字逻辑系统。当然，复杂的数字逻辑系统的设计和验证，不但需要系统结构的知识和经验的积累，还需要了解更多的语法现象和掌握高级的Verilog HDL系统任务，以及与C语言模块接口的方法（即PLI）

  3. 所属分类：C

    • 发布日期：2009-12-30
    • 文件大小：209920
    • 提供者：ligx2008

  1. Verilog HDL数字设计与综合(第2版) pdf

  2. 全书从基本概念讲起，并逐渐过渡到编程语言接口以及逻辑综合等高级主题。本书适合电子、计算机、自动控制等专业的学习数字电路设计的大学本科高年级学生阅读，也适合数字系统设计工程师和已具有多年Verilog设计工作经验的资深工程师参考。

  3. 所属分类：专业指导

    • 发布日期：2010-07-08
    • 文件大小：13631488
    • 提供者：xiexuefei

  1. Verilog设计进阶.pdf

  2. 在前面九章学习的基础上， 通过本章十个阶段的练习，一定能逐步掌握Verilog HDL设计的要点。我们可以先理解样板模块中每一条语句的作用，然后对样板模块进行综合前和综合后仿真，再独立完成每一阶段规定的练习。当十个阶段的练习做完后，便可以开始设计一些简单的逻辑电路和系统。很快我们就能过渡到设计相当复杂的数字逻辑系统。当然，复杂的数字逻辑系统的设计和验证，不但需要系统结构的知识和经验的积累，还需要了解更多的语法现象和掌握高级的Verilog HDL系统任务，以及与C语言模块接口的方法（即PLI）

  3. 所属分类：C

    • 发布日期：2010-07-26
    • 文件大小：443392
    • 提供者：zxlong8811

  1. VERILOG HDL 设计经验

  2. 高手总结的verilog设计经验，非常的实用，建议没经验的看一下

  3. 所属分类：专业指导

    • 发布日期：2010-12-21
    • 文件大小：359424
    • 提供者：xinu2009

  1. verilog设计经验总结，对fpga设计人员很有好处

  2. 偶然在网上看到一篇关于verilog设计经验总结，写得很好，和大家分享一下 希望对大家有帮助

  3. 所属分类：硬件开发

    • 发布日期：2011-09-13
    • 文件大小：26624
    • 提供者：jiauh

  1. verilog设计经验点滴

  2. 多年来对FPGA的学习和verilog代码编写总结出的经验，拿来和大家分享

  3. 所属分类：硬件开发

    • 发布日期：2011-09-26
    • 文件大小：47104
    • 提供者：lh03061238

  1. Verilog设计必知

  2. 这里面有很多在Verilog设计中总结的经验，对大家开发FPGA程序很有帮助

  3. 所属分类：硬件开发

    • 发布日期：2013-01-06
    • 文件大小：28672
    • 提供者：wangyanchao151

  1. verilog 设计经验

  2. Verilog中，用always块设计组合逻辑电路时，在赋值表达式右端参与赋值的所有信号都 必须在always @(敏感电平列表)中列出,always中if语句的判断表达式必须在敏感电平列 表中列出。如果在赋值表达式右端引用了敏感电平列表中没有列出的信号，在综合时将 会为没有列出的信号隐含地产生一个透明锁存器。这是因为该信号的变化不会立刻引起 所赋值的变化，而必须等到敏感电平列表中的某一个信号变化时，它的作用才表现出来

  3. 所属分类：硬件开发

    • 发布日期：2015-05-27
    • 文件大小：30720
    • 提供者：qq_28537401

  1. System verilog 教程

  2. 本教程是一位老专家编写的，根据他个人20余年的芯片设计经验写的教程，是团队培训用的，教程详细地讲解了系统建模的方法及技巧。

  3. 所属分类：硬件开发

    • 发布日期：2015-09-24
    • 文件大小：6291456
    • 提供者：d6821_021362

  1. verilog设计练习

  2. 我们可以先理解样板模块中每一条语句的作用，然后对样板模块进行综合前和综合后 仿真，再独立完成每一阶段规定的练习。当十个阶段的练习做完后，便可以开始设计一些简 单的逻辑电路和系统。很快我们就能过渡到设计相当复杂的数字逻辑系统。当然，复杂的数 字逻辑系统的设计和验证，不但需要系统结构的知识和经验的积累，还需要了解更多的语法 现象和掌握高级的Verilog HDL 系统任务，以及与C 语言模块接口的方法（即PLI），这些已 超出的本书的范围。有兴趣的同学可以阅读Verilog 语法参考资料和有关文献

  3. 所属分类：嵌入式

    • 发布日期：2009-02-20
    • 文件大小：101376
    • 提供者：luofei23

  1. Verilog--学习经验

  2. Verilog--学习经验， 1.设计必须文档化。要将设计思路，详细实现等写入文档，然后经过严格评审通过 后才能进行下一步的工作。这样做乍看起来很花时间，但是从整个项目过程来看，绝对 要比一上来就写代码要节约时间，且这种做法可以使项目处于可控、可实现的状态。 2.代码规范。...

  3. 所属分类：硬件开发

    • 发布日期：2018-08-16
    • 文件大小：58368
    • 提供者：maomimaomimaomi

  1. verilog 设计经验

  2. 　Verilog 是由en:Gateway Design Automation公司于大约1984年开始发展。Gateway Design Automation公司后来被 Cadence Design Systems于1990年所购并。现在 Cadence 对于 Gateway 公司的 Verilog 和 Verilog-XL 模拟器拥有全部的财产权。

  3. 所属分类：其它

    • 发布日期：2020-08-14
    • 文件大小：69632
    • 提供者：weixin_38662213

  1. 硬件描述语言Verilog设计经验总结

  2. 粗略地看Verilog与C语言有许多相似之处。分号用于结束每个语句，注释符也是相同的，运算符“＝＝”也用来测试相等性。Verilog的if..then..else语法与C语言的也非常相似，只是Verilog用关键字 begin和end代替了C的大括号。事实上，关键字begin和end对于单语句块来说是可有可无的，就与C中的大括号用法一样。Verilog和C都对大小写敏感。

  3. 所属分类：其它

    • 发布日期：2020-08-09
    • 文件大小：107520
    • 提供者：weixin_38516040

  1. 嵌入式系统/ARM技术中的资深工程师FPGA设计经验精华汇总

  2. 从大学时代第一次接触FPGA至今已有10多年的时间。至今记得当初第一次在EDA实验平台上完成数字秒表，抢答器，密码锁等实验时，那个兴奋劲。当时由于没有接触到HDL硬件描述语言，设计都是在MAX+plus  II原理图环境下用74系列逻辑器件搭建起来的。后来读研究生，工作陆陆续续也用过Quartus  II，Foundation，ISE，Libero，并且学习了verilogHDL语言，学习的过程中也慢慢体会到verilog的妙用，原来一小段语言就能完成复杂的原理图设计，而且语言的移植性可操作性比

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：156672
    • 提供者：weixin_38688890

  1. STN-LCD驱动控制的ASIC芯片研究与设计

  2. 文章介绍了一种STN-LCD驱动控制芯片的设计方案。整个设计采用“自顶向下” 的设计方法将芯片进行层次化功能划分,同时, 参考已有的同类驱动控制芯片的设计经验,原理图输入设计和Verilog编程以及综合技术对模块进行设计。重点讨论分析了其关键部分—接口时序、控制电路和驱动电路的设计。对所设计的驱动控制芯片的数字部分功能和模拟部分功能分别采用modelsim仿真和cadence spectre仿真验证,符合所设计的芯片要求。该芯片可以用在手机、数码相机、MP3、MP4等产品的显示屏驱动。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：267264
    • 提供者：weixin_38644780

  1. STN-LCD驱动控制芯片的ASIC研究与设计

  2. 摘要：文章介绍了一种STN-LCD驱动控制芯片的设计方案。整个设计采用“自顶向下” 的设计方法将芯片进行层次化功能划分,同时, 参考已有的同类驱动控制芯片的设计经验,原理图输入设计和Verilog编程以及综合技术对模块进行设计。重点讨论分析了其关键部分—接口时序、控制电路和驱动电路的设计。对所设计的驱动控制芯片的数字部分功能和模拟部分功能分别采用modelsim仿真和cadence spectre仿真验证,符合所设计的芯片要求。该芯片可以用在手机、数码相机、MP3、MP4等产品的显示屏驱动。

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：210944
    • 提供者：weixin_38651445

  1. 动态驱动LCD视频控制芯片的设计

  2. 摘要：介绍了一种功能较完备的动态驱动LCD视频控制芯片的设计。通过借鉴已有的同类显示控制器的设计经验，完成了系统的功能定义和系统结构设计。根据“自顶向下”的设计思想，将系统进行层次化功能划分，并用Verilog硬件描述语言对各模块进行了RTL实现。对电路的逻辑功能和时序关系用Modelsim软件进行了仿真验证，结果表明该动态驱动LCD视频控制芯片实现了预定的设计指标。　　关键词：LCD；芯片设计；功能模块；硬件描述语言 　　液晶显示技术以其平板化、高分辨率、高对比度、无电磁辐射、低功耗、数字式接

  3. 所属分类：其它

    • 发布日期：2020-12-07
    • 文件大小：208896
    • 提供者：weixin_38678521

  1. alogic:Alogic是一种用于数字逻辑的中级综合语言，可Swift编译为标准Verilog-2005，以在ASIC或FPGA中实现-源码

  2. 逻辑的 Alogic是一种用于数字逻辑的中级综合语言，可Swift编译为标准Verilog-2005，以在ASIC或FPGA中实现。 动机 传统上，寄存器传送级别（RTL）数字设计是使用Verilog或VHDL硬件描述语言（HDL）指定的。 这些标准的HDL几乎可以无限灵活地表达什么数字电路，并在整个实现流程中用作这些数字电路在各种抽象级别（例如，行为描述，门级网表等）的表示。 尽管这种灵活性对于用于表示多种抽象级别的电路的语言是必需的，但它也迫使设计人员必须明确其设计的每个细节。 标准HDL语

  3. 所属分类：其它

    • 发布日期：2021-03-18
    • 文件大小：1048576
    • 提供者：weixin_42116713
« 12 3 4 »