注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 移位相加8位硬件乘法器的 VHDL实现

  2. 移位相加8位硬件乘法器的 VHDL代码实现

  3. 所属分类：其它

    • 发布日期：2009-12-01
    • 文件大小：235520
    • 提供者：flygeniuslx

  1. VHDL数字钟源程序加说明文档

  2. 该项目是基于VHDL硬件描述语言的数字钟设计在window 2000操作系统下，基于VHDL硬件描述语言，运用MAXPLUS2软件及CPLD软件下载，试验板为CPLDEE—4系列实验开发系统，仿真芯片用Altera FLEX10K系列的EP1K100QC208-3。

  3. 所属分类：嵌入式

    • 发布日期：2010-08-07
    • 文件大小：550912
    • 提供者：feiyue165

  1. 数字逻辑电路设计

  2. 数字电路课程设计的报告，包括部分代码和截图 设计目的 学会应用数字方法设计电路 进一步提高maxplus2软件的应用能力 培养学生实践的综合实力 二、设计方案 用maxplus2软件设计多功能数字钟，采用层次化的设计方法，底层使用VHDL语言设计各模块的功能，然后使用画图方法设计顶层。 设计中包括计时，校时，整点闹铃，闹钟4大模块 计时模块：用VHDL语言设计24进制计时、60进制计分、60进制计秒模块，秒的进位为分的计数脉冲，分的进位为时的计数脉冲，按键MM选择六选一多路选择器动态输出，频率

  3. 所属分类：C/C++

    • 发布日期：2011-11-26
    • 文件大小：436224
    • 提供者：j985674981

  1. 用max-plus2实现有符号5位整数乘法器设计与制作

  2. 用VHDL语言实现了有符号5位整数乘法器设计与制作，工具为maxplus2

  3. 所属分类：硬件开发

    • 发布日期：2013-05-12
    • 文件大小：964608
    • 提供者：xinyixiang

  1. 基于CPLD的PSK系统设计

  2. 本论文主要讨论和仿真了基于CPLD的PSK系统单元设计，在阐述调制解调系统的基本原理与设计方法的同时，又详细地介绍了系统的总体电路框图及各个模块的具体软硬件实现。作者以VHDL作为设计的硬件描述语言，在Altera公司的Maxplus2开发平台上进行了程序设计及波形仿真。“自顶向下”是本设计的主要特色，所有程序都通过了以EPM7128SLC84-7作为主芯片的CPLD实验开发板的硬件调试。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：198656
    • 提供者：weixin_38555304

  1. EDA/PLD中的基于CPLD的PSK系统设计

  2. 摘要：本论文主要讨论和仿真了基于CPLD的PSK系统单元设计，在阐述调制解调系统的基本原理与设计方法的同时，又详细地介绍了系统的总体电路框图及各个模块的具体软硬件实现。作者以VHDL作为设计的硬件描述语言，在Altera公司的Maxplus2开发平台上进行了程序设计及波形仿真。“自顶向下”是本设计的主要特色，所有程序都通过了以EPM7128SLC84-7作为主芯片的CPLD实验开发板的硬件调试。    关键词：调制解调、CPLD、VHDL   1 引言      现代通信系统要求通信距离远、

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：76800
    • 提供者：weixin_38722607

  1. 基于CPLD的PSK系统设计

  2. 摘要：本论文主要讨论和仿真了基于CPLD的PSK系统单元设计，在阐述调制解调系统的基本原理与设计方法的同时，又详细地介绍了系统的总体电路框图及各个模块的具体软硬件实现。作者以VHDL作为设计的硬件描述语言，在Altera公司的Maxplus2开发平台上进行了程序设计及波形仿真。“自顶向下”是本设计的主要特色，所有程序都通过了以EPM7128SLC84-7作为主芯片的CPLD实验开发板的硬件调试。    关键词：调制解调、CPLD、VHDL   1 引言      现代通信系统要求通信距离远、

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：75776
    • 提供者：weixin_38653085