您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. (2,1,2)模式的Viterbi译码器的C语言源代码

  2. 用C语言实现了 (2,1,2)模式的Viterbi译码器
  3. 所属分类:C

    • 发布日期:2009-09-13
    • 文件大小:5120
    • 提供者:yhmin1982
  1. 应用于lte-ofdm系统的viterbi译码在fpga中的实现.pdf

  2. 应用于lte-ofdm系统的viterbi译码在fpga中的实现.pdf
  3. 所属分类:硬件开发

    • 发布日期:2010-03-22
    • 文件大小:285696
    • 提供者:wangersan
  1. eetop.cn_基于FPGA实现Viterbi译码器IPCore的技术研究

  2. eetop.cn_基于FPGA实现Viterbi译码器IPCore的技术研究
  3. 所属分类:硬件开发

    • 发布日期:2010-05-31
    • 文件大小:312320
    • 提供者:qinaidenihao
  1. 一种Viterbi译码器的设计

  2. 阐述卷积码和Viterbi译码的基本原理,并用VHDL来编程
  3. 所属分类:嵌入式

    • 发布日期:2010-10-10
    • 文件大小:174080
    • 提供者:cappuccino_137
  1. Viterbi译码算法的研究与实现

  2. 关于卷积编码的译码操作,主要介绍Viterbi译码算法的研究与实现。
  3. 所属分类:其它

    • 发布日期:2010-10-22
    • 文件大小:3145728
    • 提供者:liurg
  1. CML Viterbi译码代码

  2. CML的Viterbi译码程序,可编译为MEX文件供Matlab调用
  3. 所属分类:C

    • 发布日期:2011-05-07
    • 文件大小:6144
    • 提供者:jf2925
  1. Viterbi译码的实Matlab现

  2. Viterbi译码的实Matlab现,算法原理,matlab仿真
  3. 所属分类:专业指导

    • 发布日期:2011-12-04
    • 文件大小:245760
    • 提供者:g1119x
  1. 卷积编码和viterbi译码,调制方式为bpsk的matlab程序

  2. 卷积编码和viterbi译码,调制方式为bpsk的matlab程序
  3. 所属分类:其它

    • 发布日期:2012-08-21
    • 文件大小:5120
    • 提供者:cai74624056
  1. 卷积编码和viterbi译码,调制方式为qpsk的matlab程序

  2. 卷积编码和viterbi译码,调制方式为qpsk的matlab程序
  3. 所属分类:其它

    • 发布日期:2012-08-21
    • 文件大小:4096
    • 提供者:cai74624056
  1. viterbi译码c++实现源代码

  2. 本程序对于信道编码方面的viterbi译码进行简单的仿真译码,并且配有详细的注释,比较方便看懂,适合对于算法初始涉及的工作人员或者从事通信行业相关的人员
  3. 所属分类:C++

    • 发布日期:2013-05-16
    • 文件大小:599040
    • 提供者:molong1208
  1. Viterbi译码的路径选择

  2. Viterbi译码的路径选择的FPGA实现
  3. 所属分类:其它

    • 发布日期:2014-07-09
    • 文件大小:18432
    • 提供者:nihaoma95278
  1. 卷积编码及基于DSP的Viterbi译码器设计 caj格式

  2. 卷积编码及基于DSP的Viterbi译码器设计论文,北方工业大学硕士毕业论文 caj格式
  3. 所属分类:电信

    • 发布日期:2015-04-16
    • 文件大小:4194304
    • 提供者:u013025528
  1. 使用matlab仿真卷积viterbi译码的程序

  2. 使用matlab仿真卷积viterbi译码的程序
  3. 所属分类:电信

    • 发布日期:2015-11-15
    • 文件大小:2048
    • 提供者:wangren8979026
  1. Verilog实现viterbi 译码

  2. 本文提供Verilog的viterbi译码代码,里面包括top顶层模块和testbench测试模块,导入vivado中即可仿真使用。要求使用者熟悉Verilog语言以及viterbi译码原理。具体其他原理资料可以自己了解。
  3. 所属分类:其它

    • 发布日期:2018-09-21
    • 文件大小:40960
    • 提供者:weixin_41967965
  1. 3G测试系统中的Viterbi译码及其DSP实现及优化

  2. 本文介绍了一种用于测试TD-SCDMA手机终端测试平台中的关键技术——Viterbi译码。研究用约束度K=9的卷积编码和最大似然Viterbi译码的差错控制方案,在Viterbi译码算法中,提出了原位运算度量、保存路径转移过程和循环存取幸存路径等方法,能有效地减少存储量、降低功耗,使得K=9的Viterbi译码算法可在CCS集成环境平台和TMS320C55X DSP芯片上实现,其性能指标符合3GPP通信协议标准要求,文中给出了适用于DSP编程的算法,给出了DSP具体实现,同时给出了硬件的仿真结果
  3. 所属分类:其它

    • 发布日期:2020-03-04
    • 文件大小:1048576
    • 提供者:weixin_38697979
  1. Viterbi译码的C语言源代码(原创)

  2. (2,1,2)模式的Viterbi译码器的C语言源代码,为本人原创的,希望大家多指证。 C语言 , 译码器 , 源代码
  3. 所属分类:专业指导

    • 发布日期:2019-09-06
    • 文件大小:1024
    • 提供者:drjiachen
  1. 802.11wlan的viterbi译码器dsp代码

  2. 802.11wlan的viterbi译码器dsp代码
  3. 所属分类:专业指导

    • 发布日期:2019-08-30
    • 文件大小:22528
    • 提供者:drjiachen
  1. 基于FPGA的Viterbi译码器设计及实现

  2. Viterbi算法是一种最大似然译码算法。在码的约束度较小时,它比其它概率译码算法效率更高、速度更快,译码器的硬件结构比较简单。随着可编程逻辑技术的不断发展,其高密度、低功耗、使用灵活、设计快速、成本低廉、现场可编程和反复可编程等特性,使FPGA逐步成为Viterbi译码器设计的最佳方法。项目目的是用FPGA实现一个Viterbi译码器。
  3. 所属分类:其它

    • 发布日期:2020-08-26
    • 文件大小:281600
    • 提供者:weixin_38715831
  1. 基于FPGA的指针反馈式低功耗Viterbi译码器设计

  2. 为了满足复杂的无线通信系统功耗以及性能要求,提出并设计了一种指针反馈式Viterbi译码器。该译码器使相邻时刻的各状态转移满足单向一对一指向关系,并根据传统译码器初始译码状态从状态0延伸的特点,通过每一时刻不断更新的状态指针指向当前时刻译码路径状态,同时输出译码结果。
  3. 所属分类:其它

    • 发布日期:2020-08-31
    • 文件大小:403456
    • 提供者:weixin_38535364
  1. 高速率低延时Viterbi译码器的设计与实现

  2. 在Vitebi译码器的实现中,由于路径存储方式的不同分为回溯和寄存器交换模式,效果是延时与资源消耗一般只能二取其一,互为矛盾。采取3~6长度的RE-寄存器交换,混合回溯模式,极大地减少了回溯时间,并减少了路径存储空间需求,付出的代价是每ACS增加2~5 LUT;再结合其他Viterbi译码器优化算法,如分支度量一次计算,每ACS查找——即4选1等措施,实现了高吞吐量(340 Mb/s)、低延时、低资源消耗的全并行Viterbi译码器。
  3. 所属分类:其它

    • 发布日期:2020-10-15
    • 文件大小:373760
    • 提供者:weixin_38738783
« 12 3 4 5 6 7 8 »