点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - vivado硬件加速
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
how_to_accelerate_opencv_applications_using_vivado_hls.pdf
zynq平台下,如何用硬件加速opencv图像处理的速度。 下载此文档,您将了解到: · 如何在Zynq-7000 All Programmable SoC中执行OpenCV应用。 · 如何重构一个使用I/O功能来封装加速器的OpenCV应用。 · 如何在加速器功能中, 通过替换为HLS综合视频库功能的方迅速加速OpenCV功能调用。 · 如何在Zynq ZC702参考设计中迅速将Vivado HLS建立的加速器功能集成到Vivado IP集成器中。
所属分类:
C++
发布日期:2018-10-16
文件大小:2097152
提供者:
qq_30483585
如何用FPGA实现算法的硬件加速
当设计者试图从算法中获得最佳性能但软件方法已无计可施时,可以尝试通过硬件/软件重新划分来进行加速。FPGA易于实现软件模块和硬件模块的相互交换,且不必改变处理器或进行板级变动。本文阐述如何用FPGA来实现算法的硬件加速。
所属分类:
其它
发布日期:2020-08-03
文件大小:76800
提供者:
weixin_38645373
基于Vivado HLS的边缘检测硬件加速应用
针对计算机处理高清图像或视频的边缘检测时存在延时长和数据存储带宽受限的缺点,提出了用Vivado HLS将边缘检测软件代码转换成RTL级硬件电路的硬件加速方法。硬件加速是将运算量大的功能模块由硬件电路实现,根据硬件电路工作频率高和数据位宽自定义,可以解决延时长和数据宽度受限的缺点。实验结果表明,边缘检测硬件加速方法不仅使延时和数据带宽都得到了改善,而且也缩短了边缘检测的开发周期。
所属分类:
其它
发布日期:2020-10-16
文件大小:430080
提供者:
weixin_38658564
基于Vivado HLS的Canny算法实时加速设计
针对Canny边缘检测算法在实时图像处理过程中运算耗时长、数据运算量大的缺点,研究了利用Vivado HLS实现Canny边缘检测算法的硬件加速方法。该方法由FPGA的逻辑资源生成算法对应的RTL级硬件电路,实现算法硬件加速。实验结果表明,该方法能快速实时检测图像边缘,有效降低FPGA设计图像算法的难度,可以应用到实时视频图像处理中。
所属分类:
其它
发布日期:2020-10-15
文件大小:337920
提供者:
weixin_38720978
一种硬件加速OpenCV的图像处理方法研究
研究了一种基于Vivado HLS加速OpenCV程序的方法,其核心是利用Xilinx高层次综合工具Vivado HLS,将C++编写的OpenCV程序按照Vivado HLS处理规范进行修改,进而将代码转换为硬件描述语言,可快速生成IP核。结合Xilinx Zynq SoC架构和其视频图像处理方面的优势,通过软硬件协同的方法,实现OpenCV程序算法向高性能处理平台Zynq SoC系统的移植和加速。该方法对图像处理软件设计的硬件化加速具有重要的应用价值。
所属分类:
其它
发布日期:2020-10-17
文件大小:750592
提供者:
weixin_38711333
Advanced-FPGA-Design:109-2 NTUT EE课程-源码
先进的FPGA设计 109-2 NTUT EE课程 描述 本课程教授FPGA编程,硬件系统设计以及如何在FPGA上实现和加速深度学习算法。大纲显示如下:1. Xilinx和Vivado IDE 2.高级综合(HLS)和SystemC 3.有限冲激响应(FIR)滤波器4.离散傅立叶变换和快速傅立叶变换5.矩阵乘法6.前缀和和直方图7.视频系统8.在FPGA上的深度学习实现9.修剪和量化10.在FPGA上的对象检测。 实验室
所属分类:
其它
发布日期:2021-03-18
文件大小:2097152
提供者:
weixin_42129970
FPGA的HLS案例开发|基于Kintex-7、Zynq-7045_7100开发板.pdf
本文基于创龙科技TLK7-EVM开发板,主要介绍HLS案例的使用说明.Xilinx Vivado HLS(High-Level Synthesis,高层次综合)工具支持将C、C++等语言转化成硬件描述语言,同时支持基于OpenCL等框架对Xilinx可编程逻辑器件进行开发,可加速算法开发的进程,缩短产品上市时间。
所属分类:
嵌入式
发布日期:2021-02-19
文件大小:2097152
提供者:
Tronlong
嵌入式边缘检测算法的HLS加速实现
针对嵌入式图像处理中边缘检测算法要求越来越高的实时性,通过Xilinx的Vivado HLS工具加速实现嵌入式图像处理中的边缘检测算法。基于Vivado HLS工具,选用ALINX-7020作为开发平台对Sobel边缘检测进行加速。根据Vivado HLS工具可以把C++代码转换成RTL级硬件电路的特性,结合C++使用缓冲结构及优化指令重构Sobel边缘检测算法。测试结果表明,对于1 280*720的图像,Sobel算法用时8.08 ms,满足了嵌入式图像处理算法实时性的要求。
所属分类:
其它
发布日期:2021-01-12
文件大小:1048576
提供者:
weixin_38632797