点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
会员管理中心
查看会员资料
本站统计
资源总数:
120
万个
资源大小:
1500
GB
今日更新:168个
注册人数:125万
今日注册:634
会员人数:198568
下载总数:1200万次
加入“点数信息”会员
“点数信息”是专业的,大型的源码,编程资源等搜索,交换平台,旨在帮助软件开发人员提供源码,编程资源下载,技术交流等服务!目前源码资源大小已超过500GB。
查看会员资料
用 户 名:alas*****
转帐
|
发送消息
用户积分:
0
分
Email:
用户隐藏
Icq/MSN:
电话号码:
Homepage:
会员简介:
最新会员发布资源
静态时序分析三部曲之基础篇
0
下载量:
比较详尽的阐述了FPGA中时序分析的基本原理,时序分析模型。图文并茂的说明了时序分析中用的基本概念如(Launch / latch edges、Setup/hold times、 Data /clock arrival time、Data required time等等),为后续的 第二篇:使用Quartus II Timequest时序分析器约束分析设计 第三篇:Quartus II时序优化策略篇奠定坚实的基础。
所属分类:
嵌入式
发布日期:
文件大小:1048576
timequest 时序分析器进行约束分析
0
下载量:
继“时序分析”基础篇的基础上,着重阐述如何利用“quartus ii Timequest 工具进行时序约束,时序分析和时序验证,属于时序分析的晋级篇。
所属分类:
嵌入式
发布日期:
文件大小:2097152
wp370_Intelligent_Clock_Gating.pdf
0
下载量:
xilinx 官方教程,详细介绍了在ASIC 原型验证的FPGA设计环节,关于时钟处理的一些问题
所属分类:
嵌入式
发布日期:
文件大小:529408