文件名称:
seq2fsm:创建可以检测比特流中序列的FSM-源码
开发工具:
文件大小: 17kb
下载次数: 0
上传时间: 2021-03-14
详细说明：seq2fsm
创建一个FSM状态表（并生成Verilog代码！），该表可以检测比特流中的序列
这是一个生成FSM的python库，用于检测输入比特流上的任意模式。
用户可以选择以十进制/二进制/十六进制/一键编码/序列名称显示状态。 例如，检测序列“ 1011001110”
十进制编码：“ 0”，“ 1”，“ 2”，..，“ 10”
二进制编码：'0000'，'0001'，...，'1010'
十六进制编码：'0'，'1'，'2'，...，'a'
一键式编码：'00000000001'，'000000000010'，...，'10000000000'
我还添加了一个小程序来打印以下必需的Verilog代码：
参数定义（用于选择编码）
为当前和下一个状态分配寄存器
下一个状态的案例状态
根据匹配条件分配输出
还有以下功能的定义：
seq_gen：用于创建状态表和包含状态的
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
