开发工具:
文件大小: 2mb
下载次数: 0
上传时间: 2021-03-06
详细说明：使用开源EDA工具的VLSI SoC /物理设计
涵盖的主题
第一天
IC设计组件术语
基于RISC-V的SOC设计
开源EDA工具
第2天
平面布置图
放置
单元设计流程
时序特性参数
第三天
CMOS反相器Spice仿真
欧拉路径与简笔图
布局后仿真
CMOS制造Craft.io
第四天
使用延迟表进行时序建模
理想时钟的时序分析
时钟树综合和信号完整性
使用真实时钟进行时序分析
第5天
RTL到GDSII的流程
合成
平面布置图
电源规划
放置
时钟树综合
静态时序分析
路由
布局
实验室练习
软件
用于RTL到GDS流程的工具列表
Yosys –用于合成
灰狼–放置
Qrouter –用于路由
Netgen –用于LVS
魔术–用于布局和布局
Qflow – RTL2GDS集成
OpenSTA＆Opentimer –布局前和布局后静态时序分析
第一天
初始化样本设计-使用Qflo
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
