文件名称:
冲突编译器：Haskell转换为VHDLVerilogSystemVerilog编译器-源码
开发工具:
文件大小: 2mb
下载次数: 0
上传时间: 2021-02-04
详细说明：冲突-一种功能性的硬件描述语言
Clash是一种功能硬件描述语言，它从功能编程语言Haskell借用了其语法和语义。 Clash编译器将这些高级描述转换为可综合的低级VHDL，Verilog或SystemVerilog。
冲突的特点：
强类型化，但具有很高的类型推断能力，可使用简洁的描述实现安全快速的原型制作。
交互式REPL：将您的设计加载到解释器中，轻松测试所有组件，而无需设置测试平台。
默认情况下，具有类型推断的高阶函数会导致设计完全参数化。
基于称为Signal的值流的同步时序电路设计可以自然地描述反馈回路。
支持多个时钟域，以及类型安全的时钟域交叉。
社区
邮件列表：有
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
