文件名称:
基于VHDL语言的定时时基校正电路设计
开发工具:
文件大小: 206kb
下载次数: 0
上传时间: 2021-02-03
详细说明:摘 要:介绍了一种用于校正定时电路时基信号的方法,基于VHDL硬件描述语言来设计与实现,并给出了主要VHDL原代码和仿真波形图。 关键词:定时;时钟校正;VHDL;加法器 在定时电路中,合适而准确的时钟脉冲基准信号极其重要,一般用晶振作为基准信号。但晶体产品因制造的不一致性,或者恶劣的环境干扰(如高温高压等),会带来晶振时基有别,如果电路设计中没有加以考虑,同类电路产品之间也就会带来定时的误差。用简单计数器分频法可以解决这个问题,但是,简单分频器是整数分频,定时时间越长,累计误差越大。若用分数分频器,由于计算近似值不易处理,也会带来较大的累计误差。对于一些精度要求高的场合,尤为明显。本
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度。
- 本站已设置防盗链,请勿用迅雷、QQ旋风等多线程下载软件下载资源,下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
- 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.