开发工具:
文件大小: 1mb
下载次数: 0
上传时间: 2021-01-28
详细说明：本文提出了一种新型的高精度数字锁相环（DPLL）技术，以一个改进的鉴相器(PD)环节代替常用的二阶通用积分器构成的PD环节，为了抑制该方法在同步信号频率上引入的二次谐波干扰，本文分析了引入谐波的原因，提出针对同步信号频率二次谐波的带阻滤波器，并研究了基于FPGA的数字锁相环实现方法。该方法锁相精度高，速度快，结构简单，计算量较小。仿真和实验结果表明该方法是有效可行的。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
