开发工具:
文件大小: 250kb
下载次数: 0
上传时间: 2021-01-20
详细说明：0 引言
集成电路的生产成本以测试开发、测试时间以及测试设备为主。模拟电路一般只占芯片面积的10%左右，测试成本却占总测试成本的主要部分。数字电路有很多成熟的可测性设计技术（design fortest,DFT），模拟电路测试还未发展到如此成熟，缺乏完善的模型进行自动化测试。随着集成电路的发展，混合信号芯片功能越来越复杂，但芯片I/O口数量跟不上芯片发展的规模，导致很多电路节点变得不可控制或（与）不可观察，加大了测试工作的难度。
典型模拟电路有放大器、滤波器等各种线性和非线性电路，通常包含若干串联结构的模块。本文从系统结构出发，针对串联结构电路提出一种可测性设计方案，增加较少的I/O口
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
